一种碳基晶体管集成电路及仿真平台的设计方法

本发明属于集成电路电子设计自动化（eda）工艺库开发，具体涉及一种适配碳纳米管碳基晶体管、兼容商用集成电路仿真环境的集成电路及仿真平台一体化设计方法。

背景技术：

1、随着硅基集成电路工艺逐步逼近5nm及以下物理微缩极限，短沟道效应、隧穿漏电流、功耗、散热等瓶颈问题难以根治。碳纳米管晶体管（碳基晶体管）凭借超高载流迁移率、一维无悬挂键沟道、低工作电压、优良导热、低温工艺、抗辐照等优势，成为后摩尔时代替代硅mosfet的核心器件。碳基晶体管被认为是5nm以下cmos工艺的一个重要方向。

2、目前业内已出现碳基pdk相关研究，例如现有技术为2024年mdpi期刊《electronics》公开文献《full-custom 90 nm cntfet process design kit:characterization, modeling, and implementation》（作者：y. liu, x. zhang等，期刊《electronics》2024年第13卷第5期，页码901-920），该文献公开一套90nm碳纳米管晶体管pdk基础框架，包含碳基cntfet紧凑模型、简易晶体管pcell、基础drc/lvs规则与标准单元库，可实现小规模运放、sram等电路版图与仿真验证。结合上述现有技术及行业通用碳基pdk开发方案，当前碳基晶体管集成电路设计与仿真领域普遍存在以下痛点与技术瓶颈：

3、第一，碳基器件仿真体系与成熟商用硅基eda仿真生态严重割裂。碳基晶体管具备量子电容、隧穿电流、一维载流输运等区别于硅基器件的独有物理特性，现有碳基pdk方案普遍采用独立编写的专属器件模型，模型架构与商用eda平台内置的经典硅基晶体管模型完全不兼容，无法直接复用成熟硅基仿真内核与仿真算法。现有碳基仿真流程通用性差、仿真收敛性弱、大规模电路仿真耗时久，难以支撑大规模数字、模拟及混合信号集成电路的设计迭代。

4、第二，现有碳基pdk普遍采用分立文件、模块化独立开发架构，迭代效率低、一致性差。传统碳基工艺库开发过程中，器件电学模型、参数化版图脚本、工艺层定义、drc设计规则、lvs验证规则相互独立存储、独立编写、独立维护，多套工艺文件无统一关联关系。在工艺参数、器件尺寸迭代更新时，需要在多个文件中人工同步修改，极易出现版图参数与电学模型参数不匹配、版图结构与设计规则冲突、lvs端口匹配异常等问题，工艺迭代周期长，严重依赖开发人员个人经验。

5、第三，缺少标准化、自动化的碳基晶体管多叉指版图快速开发体系。碳基晶体管常采用多叉指结构提升驱动电流、优化器件性能，但现有碳基pcell开发方案仅支持固定参数版图绘制，未形成成熟的多叉指自动循环生成机制，不同叉指数、不同尺寸的碳基晶体管需要重复绘制、重复编写脚本，版图开发重复性工作量大、通用性差、设计效率极低。

6、第四，现有碳基pdk未形成完整工业化商用eda适配体系。现有研究方案多为学术轻量化开发，未适配商用cadence ic全套设计流程，缺少完整的工艺文件编译、图层映射、仿真参数配置、回调函数定义、工艺校验闭环机制，开发的碳基工艺库仅能满足小规模器件验证，无法直接应用于工业化集成电路设计与流片，实用性与工程落地性较差。

7、综上，当前碳基晶体管pdk开发普遍存在仿真生态不兼容、工艺文件分立混乱、版图自动化程度低、工业适配性差等技术缺陷，亟需一种全新的、可兼容成熟硅基eda生态、一体化、自动化、可工业化落地的碳基晶体管集成电路及仿真平台设计方案。

技术实现思路

1、在下文中给出了关于本发明实施例的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，以下概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

2、针对现有碳基晶体管工艺库与硅基eda生态割裂、多文件分立开发迭代效率低、多叉指版图绘制繁琐、商用eda适配性差的行业痛点，本发明提供一种碳基晶体管集成电路及仿真平台的设计方法。本发明实现碳基器件模型与硅基仿真环境的兼容复用，依托统一工艺文件完成版图、建模、验证全流程一体化开发，实现多叉指晶体管版图自动化生成，大幅缩短碳基pdk开发周期、降低设计门槛，构建可直接适配商用集成电路设计平台（例如cadence）、可工业化落地的碳基集成电路仿真设计体系。

3、具体的，本发明的一种碳基晶体管集成电路及仿真平台的设计方法，其包括以下步骤：

4、s1、建立器件模型：构建碳基晶体管紧凑模型，并对预设的经典硅基晶体管模型进行参数拟合，得到碳基晶体管对应的器件模型；

5、s2、参数化单元开发：采用工艺设计套件（例如cadence pdk）自动化开发系统的图形编辑器创建并编辑碳基晶体管专用.gte文件，在该.gte文件中定义碳基晶体管的层信息，为各层配置详细图形信息，搭建pcell版图并生成techfile.tf、display.drf和.il格式兼容工艺文件，配置碳基晶体管ic信息；

6、s3、drc、lvs规则开发：依托s2生成的.gte文件开发设计规则检查drc规则与版图对比原理图lvs规则，并将所述drc规则和lvs规则合并至该.gte文件中，构建完整碳基晶体管集成电路及仿真平台。

7、优选地，所述s1建立器件模型具体包括：

8、基于迁移率、漏极热电子发射电流、端口电容、量子电容、沟道电阻、亚阈值斜率、漏致势垒降低系数物理结构参数，结合实验数据开展公式理论推导与数值拟合，得到碳基晶体管本征直流、交流信号模型；

9、在本征模型基础上叠加接触电阻、寄生电容以及隧穿电流三类非理想寄生效应，得到碳基晶体管紧凑模型。该步骤用于完整还原碳基晶体管真实电学特性，保障后续电路仿真精度。

10、优选地，所述s2参数化单元开发包括：

11、步骤s2-1：采用图形编辑器新建并保存.gte文件，通过表格录入或导入.csv文件的方式定义碳基晶体管各层信息；

12、构建碳基pmos晶体管所需层级包括有源区、p型源漏接触、p型栅氧、p型栅电极、氧化硅通孔以及各金属层；

13、构建碳基nmos晶体管所需层级包括有源区、n型源漏接触、n型栅氧、n型栅电极、氧化硅通孔以及各金属层。该步骤标准化批量管理碳基器件工艺层级，适配工艺设计套件自动化开发工具链。

14、步骤s2-2：碳基晶体管各层的详细图形信息包括层名、层信息、层标签、层目标、层图形和层说明信息，其中层名、层信息、层目标、层图形信息为必填项；

15、层信息栏配置层属性、层号、工艺数据和图形填充形式信息；

16、层目标用于限定图层类型，图层类型包括普通层、通孔、互连。该步骤用于统一版图显示规范，快速区分不同工艺层，降低版图设计与校验难度。

17、步骤s2-3：定义碳基晶体管三个核心参数：沟道长度、沟道宽度、叉指数，沟道长度与沟道宽度设置为浮点变量，叉指数设置为整数变量；

18、选取多晶硅栅层gt作为基准层，以该基准层的图形尺寸、坐标作为整体pcell的尺寸标尺；

19、其余各工艺层的沟道长度、沟道宽度依托基准层的沟道长度、沟道宽度结合预设数学运算关系式确定，各层中心与基准层中心对齐。晶体管长宽变更时，全层版图自动同步缩放，适配不同尺寸电路设计需求。

20、其中，所述s2-3中对叉指数执行图形化设置，采用base数组循环变量实现动态配置，具体实现方法包括：

21、使用编程语言定义循环数组，以base[1]作为基础叉指图形；

22、通过base[i]表征第i级叉指图形；

23、通过base[i-1]表征前一级叉指图形，依托三级数组变量完成任意数量（大于等于2的任意数）叉指版图自动生成；

24、复制基准多晶硅栅得到两组派生图形，取消其中一组图形的参考坐标关联并设为变量层，取消另一组图形的尺寸标注与参考坐标关联并设为虚拟变量层；

25、设定变量层与虚拟变量层中心之间的相对坐标；

26、其余工艺层自底向上同步创建主体层、变量层、虚拟变量层，并设置各层对应图形的相对坐标。该步骤实现仅修改叉指数参数即可自动生成任意叉指数量的碳基晶体管版图，无需重复绘图。

27、步骤s2-4：将生成的.il文件、techfile.tf文件、display.drf文件存放至同一文件路径；在该路径下启动集成电路设计软件，载入techfile.tf文件进行编译，生成碳基晶体管pcell版图。该步骤无缝对接商用集成电路设计eda软件，直接复用现有硅基集成电路设计环境。

28、步骤s2-5：配置的ic信息包括cdb层信息、cdf回调函数信息、cdf参数定义信息、仿真器信息、cdf定义信息、cdf信息汇总、pcell skill procedures信息、pcell macros信息以及pcell描述页信息；

29、在cdf回调函数信息页中，通过编程语言编写回调函数以调整单位标尺；

30、在pcell macros信息页中配置pas（pdk automation system）内置pcell控制函数，实现格点、晶体管长度、宽度、叉指数的运算定义；

31、采用gen工具校验.gte文件并修正校验产生的错误。该步骤完成器件版图、仿真参数、设计规则的一体化绑定，形成可直接用于仿真的完整工艺库。

32、优选地，所述s3 drc、lvs规则开发具体包括：

33、步骤s3-1：开发的drc规则包含宽度规则、间距规则、延伸规则、包裹规则、交叠规则、面积规则、密度规则；

34、额外建立适配多晶硅与天线结构的drc规则；

35、将生成的drc规则文件合并至.gte文件中。该步骤实现碳基版图自动化设计规则检查，提前规避工艺违规版图。

36、步骤s3-2：建立碳基晶体管多层金属互连匹配关系，互连关系包括衬底与第一层金属、有源区与第一层金属、多晶硅与第一层金属、第一层金属与第二层金属、第二层金属与第三层金属、第三层金属与第四层金属；

37、在器件定义界面定义lvs版图提取所需的器件名称、器件端口、器件图形；

38、将生成的lvs规则文件合并至.gte文件，并按需手动补充单层专属lvs约束。该步骤实现碳基版图与原理图自动比对，保障电路连接一致性。

39、本发明采用上述方案提供了全新的一体化碳基pdk开发架构，相较于现有技术，具备如下有益效果：

40、1.现有技术仅独立搭建碳基专属器件模型，无法兼容商用硅基仿真生态，大规模电路仿真收敛性差、通用性弱。本发明通过将碳基晶体管电学特性参数拟合至成熟硅基晶体管模型框架，无需重构仿真内核即可直接复用商用硅基仿真平台及成熟仿真算法，即可解决碳基器件仿真与商用eda生态割裂的行业难题，大幅提升碳基集成电路仿真效率与仿真稳定性。

41、2.现有技术及传统碳基pdk均采用模型、版图、规则分立存储的开发模式，参数迭代需多位置人工修改，一致性差、报错率高、迭代周期长。本发明依托工艺设计套件自动化开发（例如cadence pas/gte）工具链，以统一.gte文件承载工艺层定义、pcell参数化逻辑、仿真配置、drc/lvs全套工艺规则，实现工艺参数一次修改、全链路同步更新，从而消除多文件版本错乱、参数不匹配、验证报错等问题，提升工艺迭代效率。

42、3.现有技术中，不同叉指数器件需重复绘制版图，开发工作量大、通用性差。本发明通过base[1]、base[i]、base[i-1]数组变量构建循环迭代机制，结合基准层数学运算联动缩放逻辑，可自适应生成任意叉指数、任意尺寸的碳基晶体管版图，实现版图设计标准化、自动化，降低设计门槛与重复工作量。

43、4.本发明打通从碳基器件建模、图形编辑器工艺文件开发、参数化版图生成、cdf仿真参数配置、工艺校验到drc/lvs一体化规则集成的完整闭环，生成的工艺文件可直接在商用集成电路设计平台编译运行，适配工业化集成电路设计与流片需求，区别于现有学术化、轻量化、无法商用落地的碳基pdk方案。

44、综上，本发明将硅基模型拟合适配、单文件一体化开发、base数组多叉指自动生成三者相互配合、协同增益，碳基模型与硅基模型的兼容拟合使器件仿真能够直接调用成熟仿真器内核，单文件一体化架构确保模型参数与版图几何尺寸在迭代中保持同步更新，三级数组循环机制使得任意叉指结构无需人工干预即可自动生成，完整的cdf配置与drc/lvs集成则让整个工艺库即插即用于商用eda环境，从而将pdk开发周期大幅缩短，显著降低了设计门槛和迭代成本，实现了高效、稳定、可商用的碳基集成电路仿真设计体系，具有很好的实用性。