利用时间并行性和时变精简的电路设计的模拟仿真的制作方法

本申请总体涉及电子设计自动化，并且更具体地，涉及利用时间并行性和时变精简对电路设计进行模拟仿真。

背景技术：

1、设计和制造电子系统通常涉及许多步骤，称为“设计流程”。设计流程的特定步骤通常取决于待制造的电子系统的类型、其复杂性、设计团队以及将根据设计制造电子系统的制造商或代工厂。用于开发集成电路的设计流程的一个步骤通常包括对描述集成电路的电路设计执行模拟仿真。这些电路设计通常可以使用晶体管级网表来指定，例如，在集成电路通用仿真程序（spice）、eldo-spice、spectre等中。集成电路的晶体管级网表可以对应于集成电路的布局后表示，并且在一些实施例中，包括各种寄生电阻和寄生电容。

2、随着集成电路复杂性的增加，对其对应电路设计执行模拟仿真在处理和存储器资源利用方面已变得成本高昂，并且完成仿真的时间通常使其不切实际。许多集成电路开发者转而在模拟仿真过程中实施各种加速措施，以减少其模拟仿真的资源消耗和总吞吐时间，但这些加速措施伴随着一种妥协，即，仿真结果的准确性的降低。

技术实现思路

1、本申请公开了一种实现设计验证系统的计算系统，用以将描述电子系统的电路设计变更为所述电路设计的简化表示，并且还实现模拟仿真器以执行对所述电路设计的简化表示的仿真。所述设计验证系统可以在对所述电路设计的简化表示的仿真期间，识别所述电子系统在不同时间窗口内对应的电路活动，至少部分地基于所识别的在所述不同时间窗口内的电路活动，执行对所述电路设计的拓扑分析。所述设计验证系统可以至少部分地基于所述拓扑分析，将所述电路设计修改为与所述不同时间窗口相对应的多个电路设计子集。所述模拟仿真器可以对所述电路设计子集进行仿真，以生成由所述电路设计描述的所述电子系统的操作测量结果。将在下文更详细地描述实施例。

1.一种方法，包括：

2.根据权利要求1所述的方法，还包括：由所述计算系统生成验证结果文件，所述验证结果文件被配置为包括以下项中的至少一者：由所述电路设计描述的所述电子系统的所述操作测量结果，或者在所述电路设计子集的仿真期间生成的波形数据，所述波形数据被插入到与在所述电路设计的仿真期间生成的波形数据相关联的所述不同时间窗口中。

3.根据权利要求1所述的方法，还包括：由所述计算系统通过从所述电路设计中移除一个或多个电阻性或电容性电路元件，将所述电路设计变更为所述电路设计的简化表示，其中，执行对所述电路设计的仿真包括对所述电路设计的所述简化表示进行仿真。

4.根据权利要求3所述的方法，其中，对所述电路设计的所述简化表示的仿真对应于对所述电路设计的低分辨率仿真，并且其中，对所述电路设计子集的仿真对应于对所述电路设计的高分辨率仿真。

5.根据权利要求3所述的方法，其中，执行对所述电路设计的拓扑分析还包括：从所述电路设计的所述简化表示生成所述电路设计的数值图表示，以及通过删除所述电路设计的所述数值图表示中与所识别的在所述不同时间窗口内的电路活动不对应的一个或多个部分，来生成一个或多个子图。

6.根据权利要求5所述的方法，其中，将所述电路设计修改为所述多个电路设计子集还包括：识别所述电路设计中与所述子图相对应的电路元件，并且对于所述子图中的每一者，从所述电路设计中移除与所识别的电路元件不对应的电路，以生成所述电路设计子集。

7.根据权利要求1所述的方法，其中，对所述电路设计子集的仿真由所述模拟仿真器并行执行。

8.一种系统，包括：

9.根据权利要求8所述的系统，其中，所述计算系统响应于所述计算机可执行指令的执行，还被配置为：生成验证结果文件，所述验证结果文件被配置为包括以下项中的至少一者：由所述电路设计描述的所述电子系统的所述操作测量结果，或者在所述电路设计子集的仿真期间生成的波形数据，所述波形数据被插入到与在所述电路设计的仿真期间生成的波形数据相关联的所述不同时间窗口中。

10.根据权利要求8所述的系统，其中，所述计算系统响应于所述计算机可执行指令的执行，还被配置为：通过从所述电路设计中移除一个或多个电阻性或电容性电路元件，将所述电路设计变更为所述电路设计的简化表示，其中，执行对所述电路设计的仿真包括对所述电路设计的所述简化表示进行仿真。

11.根据权利要求10所述的系统，其中，对所述电路设计的所述简化表示的仿真对应于对所述电路设计的低分辨率仿真，并且其中，对所述电路设计子集的仿真对应于对所述电路设计的高分辨率仿真。

12.根据权利要求10所述的系统，其中，所述计算系统响应于所述计算机可执行指令的执行，还被配置为：通过从所述电路设计的所述简化表示生成所述电路设计的数值图表示，以及通过删除所述电路设计的所述数值图表示中与所识别的在所述不同时间窗口内的电路活动不对应的一个或多个部分来生成一个或多个子图，来执行对所述电路设计的所述拓扑分析。

13.根据权利要求12所述的系统，其中，所述计算系统响应于所述计算机可执行指令的执行，还被配置为：通过识别所述电路设计中与所述子图相对应的电路元件，并且对于所述子图中的每一者，从所述电路设计中移除与所识别的电路元件不对应的电路以生成所述电路设计子集，来将所述电路设计修改为所述多个电路设计子集。

14.一种装置，包括至少一个计算机可读存储器设备，所述计算机可读存储器设备存储指令，所述指令被配置为使计算系统中的一个或多个处理设备执行操作，所述操作包括：

15.根据权利要求14所述的装置，其中，所述指令被配置为使一个或多个处理设备执行操作，所述操作还包括：生成验证结果文件，所述验证结果文件被配置为包括以下项中的至少一者：由所述电路设计描述的所述电子系统的操作测量结果，或者在所述电路设计子集的模拟仿真期间生成的波形数据，所述波形数据被插入到与在所述电路设计的仿真期间生成的波形数据相关联的所述不同时间窗口中。

16.根据权利要求14所述的装置，其中，所述指令被配置为使一个或多个处理设备执行操作，所述操作还包括：通过从所述电路设计中移除一个或多个电阻性或电容性电路元件，将所述电路设计变更为所述电路设计的简化表示，其中，执行对所述电路设计的仿真包括对所述电路设计的所述简化表示进行模拟仿真。

17.根据权利要求16所述的装置，其中，对所述电路设计的所述简化表示的模拟仿真对应于对所述电路设计的低分辨率仿真，并且其中，对所述电路设计子集的模拟仿真对应于对所述电路设计的高分辨率仿真。

18.根据权利要求16所述的装置，其中，所述指令被配置为使一个或多个处理设备执行操作，所述操作还包括：通过从所述电路设计的所述简化表示生成所述电路设计的数值图表示，以及通过删除所述电路设计的所述数值图表示中与所识别的在所述不同时间窗口内的电路活动不对应的一个或多个部分来生成一个或多个子图，来执行对所述电路设计的所述拓扑分析。

19.根据权利要求18所述的装置，其中，所述指令被配置为使一个或多个处理设备执行操作，所述操作还包括：通过识别所述电路设计中与所述子图相对应的电路元件，并且对于所述子图中的每一者，从所述电路设计中移除与所识别的电路元件不对应的电路以生成所述电路设计子集，来将所述电路设计修改为所述多个电路设计子集。

20.根据权利要求14所述的装置，其中，所述指令被配置为使一个或多个处理设备执行操作，所述操作还包括：由模拟仿真器并行地对所述电路设计子集进行模拟仿真。