基于龙芯2K3000的全自主PXIe测控装置及方法与流程

本发明涉及电子测量与自动控制，具体涉及基于龙芯2k3000的全自主pxie测控装置及方法。

背景技术：

1、随着国防科技和工业自动化的发展，测控系统对数据处理能力、传输带宽及系统可靠性要求日益提高。测控平台作为装备信息化测试、军事仿真、数据采集的核心载体，广泛应用于军工、电力、能源、工业自动化等领域。pxie总线凭借高带宽、低时延、模块化拓展、多设备高精度同步协同的技术优势，已成为军工测试领域的主流总线。但目前的pxie测控设备大多基于intel/amd等x86架构处理器，底层硬件和软件生态受制于国外厂商，现有系统在处理多通道同步采集时，往往依赖外部复杂的独立时钟模块，增加了系统复杂度和成本。

2、目前高端测控平台主要购买ni或b&k产品等，采用国外主控芯片、总线交换芯片，核心器件、底层生态均被国外垄断，存在安全隐患及供货风险，无法满足军工等关键领域的国产化与安全应用要求。

3、现有国产化测控设备多为单一功能模块化设计，总线带宽、接口配置、时钟同步精度无法兼顾军用轻量化、多设备协同、高速测控场景需求，且缺乏适配国产操作系统的完整软硬件解决方案，上位机测控软件适配性差，无法兼容市面主流pxie功能模块，拓展性受限，即系统适配性与场景兼容性不足。

技术实现思路

1、本发明提供一种基于龙芯2k3000的全自主pxie测控装置，解决了现有pxie测控装置核心器件受制于国外、时钟同步精度不足导致的多通道数据采集一致性差及系统可靠性低的技术问题。

2、本发明通过下述技术方案实现：

3、第一方面，本技术提供了一种基于龙芯2k3000的全自主pxie测控装置，包括核心板、载板、接口板及pxie背板，所述pxie背板设有1个系统槽、1个电源槽及多个外设功能槽；

4、所述核心板插装于所述系统槽，搭载基于loongarch架构的处理器，所述处理器通过pcie接口与国产pcie交换芯片连接，所述pcie交换芯片通过所述pxie背板的多bank分流架构分别与各外设功能槽通信连接；

5、所述载板设有fpga，所述fpga通过pcie接口及低速控制接口与所述处理器连接，且通过背板布线分别连接各外设功能槽；所述fpga被配置为接收处理器指令后生成pxie_sync100同步信号和pxi_clk10时钟并向各外设功能槽广播分发；

6、所述pxie背板设有同源时钟buffer芯片，所述同源时钟buffer芯片的输入端接收基准时钟信号，输出端分别向所述处理器的pcie控制器及各外设功能槽提供参考时钟，使处理器与各外设功能槽的参考时钟同源；

7、所述接口板引出所述核心板及载板的对外物理接口。

8、进一步优化方案为,所述处理器为龙芯ls2k3000八核处理器，主频最高2.2ghz；所述核心板还集成有16gb ddr4内存及1tb固态硬盘；所述装置适配loongnix或麒麟操作系统，可在-40℃至+70℃宽温范围内稳定工作。

9、进一步优化方案为,所述fpga通过pcie 3.0 x1接口与处理器直连，并通过lpc接口进行低速控制通信；所述fpga被配置为接收处理器的指令后，通过背板布线将pxie_sync100同步信号和pxi_clk10时钟广播至所有外设功能槽，实现各外设功能槽的纳秒级同步触发。

10、进一步优化方案为,所述pcie交换芯片为sm8748eip芯片；所述多bank分流架构将pcie 3.0 x4上行链路连接至所述pcie交换芯片，并由所述pcie交换芯片分出多路下行端口分别连接各外设功能槽，形成星型拓扑结构；所述pcie交换芯片被配置为支持多槽位pxie功能模块的并行高速数据交互与即插即用拓展。

11、进一步优化方案为,所述同源时钟buffer芯片输出多路时钟信号，其中一路时钟信号直达所述处理器的pcie控制器作为参考时钟，其余各路时钟信号分别分配至各外设功能槽，确保所有外设功能槽的参考时钟与处理器的参考时钟同源同频；

12、还包括电源模块，所述电源模块被配置为将外部24v供电转换为12v、5v及3.3v内部工作电压；所述fpga被配置为在所述处理器启动稳定后，接收处理器通过gpio或lpc接口发送的复位释放信号，进而分时控制各外设功能槽的复位与配置时序。

13、进一步优化方案为,所述接口板集成有hdmi视频接口、千兆以太网接口、usb接口、can总线接口及rs系列串口，以覆盖军工及工业测控的通信与显示需求。

14、第二方面，本技术提供了一种基于龙芯2k3000的全自主pxie测控方法，包括以下步骤：

15、通过pxie背板的同源时钟buffer芯片接收基准时钟信号，向处理器的pcie控制器及各外设功能槽提供参考时钟，使处理器与各外设功能槽的参考时钟同源；

16、处理器通过pcie交换芯片的多bank分流架构与各外设功能槽进行高速数据交互；

17、fpga接收处理器的指令，生成pxie_sync100同步信号和pxi_clk10时钟，通过背板布线向各外设功能槽广播分发，实现多外设功能槽的纳秒级同步触发；

18、通过各外设功能槽采集测控数据，经pcie交换芯片传输至处理器进行处理，并通过接口板对外输出测控结果。

19、进一步优化方案为，所述处理器通过pcie交换芯片的多bank分流架构与各外设功能槽进行高速数据交互的步骤具体包括：

20、通过pcie 3.0 x4上行链路将处理器连接至pcie交换芯片；

21、由pcie交换芯片分出多路下行端口分别连接各外设功能槽，形成星型拓扑结构；

22、通过pcie交换芯片支持多槽位pxie功能模块的并行高速数据交互与即插即用拓展。

23、进一步优化方案为，所述同源时钟buffer芯片向处理器的pcie控制器及各外设功能槽提供参考时钟的步骤中：

24、同源时钟buffer芯片输出多路时钟信号，其中一路时钟信号直达处理器的pcie控制器，其余各路时钟信号分别分配至各外设功能槽；

25、通过同源时钟buffer芯片确保各外设功能槽的参考时钟与处理器的参考时钟同源同频，降低多通道数据采集的时钟偏差。

26、进一步优化方案为，还包括电源时序控制步骤：

27、转换外部24v供电输入为12v、5v及3.3v内部工作电压；

28、上电后，处理器通过内部时钟优先启动，待处理器系统稳定后，通过gpio或lpc接口向fpga发送复位释放信号；

29、fpga接收复位释放信号后，分时控制各外设功能槽的复位与配置时序，避免上电冲击与总线抢占。

30、本发明与现有技术相比，具有如下的优点和有益效果：

31、通过全栈国产核心器件替代进口方案，从根源上消除供应链断供与信息安全风险，依托同源时钟buffer芯片实现处理器与各外设功能槽参考时钟同源，配合fpga生成的pxie_sync100同步信号与pxi_clk10时钟广播分发，实现纳秒级同步触发，大幅提升多通道数据采集一致性，基于多bank分流架构的pcie交换链路保障多槽位功能模块并行高速数据交互的稳定性与低延迟，结合fpga受处理器控制的分时复位逻辑确保系统启动可靠性，同时兼容国产操作系统与主流国产及进口pxie功能板卡，适配宽温复杂工况下的军工及工业测控场景需求。