一种基于ARM、DSP、FPGA多芯片变频器及其工作方法与流程

本发明属于电机控制，尤其是一种基于arm、dsp、fpga多芯片变频器及其工作方法。

背景技术：

1、在现代工业领域，变频器作为电机控制的关键设备，广泛应用于冶金、矿产、牵引等多个行业。高性能变频器控制系统的稳定运行依赖大量参数的精确处理以及fpga、dsp、arm等多芯片的协同工作。芯片间的架构设计、参数传输效率和内存分配策略，对整个系统的运行速度和性能起着决定性作用。

2、然而，传统变频器在实际应用中存在诸多问题：

3、参数传输速率受限：传统变频器多采用spi、串口等通信方式实现芯片间参数传输。这些通信方式接口带宽有限，难以满足高性能控制对数据传输速率的严格要求，在数据量较大或实时性要求较高的场景下，易出现数据传输延迟、丢包等问题，严重影响系统性能。

4、arm芯片功能受限：arm芯片通常作为人机接口芯片，但由于参数常来源于dsp或fpga，其内部接口限制了网口速度优势的发挥，无法充分利用arm芯片强大的网络通信能力，降低了系统整体的数据交互效率。

5、cpu负载波动大：在进行参数数据和波形传输时，传统变频器的cpu负载会出现较大波动。这不仅影响系统运行的稳定性，还可能导致其他关键任务响应延迟，降低系统的可靠性和实时性。

6、fpga资源未充分利用：fpga具有强大的并行处理能力，但在传统变频器中，其优势未得到充分释放。部分快速动作信号未被合理分配到fpga进行并行处理，造成资源浪费，影响系统整体性能提升。

技术实现思路

1、本发明的目的在于克服现有技术的不足，提出一种基于arm、dsp、fpga多芯片变频器及其工作方法，通过重构fpga、dsp、arm的功能边界，设计基于dma分段刷新的arm缓存机制及fpga乒乓缓存共享内存架构，实现参数传输速率提升5倍以上、cpu负载波动降低70%，解决传统方案中数据延迟、资源浪费等问题。

2、本发明解决其技术问题是采取以下技术方案实现的：

3、一种基于arm、dsp、fpga多芯片变频器，包括arm芯片、dsp芯片和fpga芯片，所述fpga 芯片作为所述多芯片变频器的核心枢纽单元，分别与所述 arm 芯片和所述 dsp 芯片通信连接；所述 fpga 芯片通过 fsmc 并行总线接口与所述 arm 芯片相连，所述 arm芯片作为系统交互层核心，负责对外通信与人机交互；所述 fpga 芯片通过 xintf 外部存储器接口与所述 dsp 芯片相连，所述 dsp 芯片作为算法运算层核心，负责电机控制算法的实时运算。

4、而且，所述 arm 芯片配置有独立的网络协议处理缓存，用于直接响应 tcp/ip 网络通信请求，避免 dsp 参数及示波数据的中转延迟；所述 arm 芯片内部构建有双参数表机制和异步参数更新策略，用于实现参数的高效管理与无阻塞更新。

5、而且，所述双参数表的构建方法为：在 arm 芯片侧建立 dsp 芯片运行参数的完整镜像表，并通过 dsp 侧的 dma 控制器实现参数数据的分段批量传输，以降低传输过程对 dsp 核心运算的干扰。

6、而且，所述当 arm 芯片通过网络接口接收到上位机的参数写入指令时，arm 芯片先向上位机回复确认应答，再通过任务队列机制异步通知 dsp 芯片执行参数更新操作；所述任务队列机制用于避免参数更新任务对实时控制任务的 cpu 资源抢占。

7、而且，所述 dsp 芯片独立执行电机控制环路运算、编码器速度与角度解算功能；所述 dsp 芯片与 fpga 芯片之间通过硬件同步信号实现采样数据的实时同步传输，确保控制环路的时序精度。

8、而且，所述 fpga 芯片内部集成有 pwm 生成模块、adc 采样控制模块、硬件保护模块、中断触发模块、乒乓缓存模块和多接口适配模块；所述 pwm 生成模块用于生成多路pwm 驱动信号，并支持基于 adc 采样触发的脉冲封锁功能；所述 adc 采样控制模块用于并行采集 3 路电压信号和 3 路电流信号；所述硬件保护模块用于在采样值超出预设阈值时，以纳秒级响应速度封锁 pwm 脉冲输出；所述中断触发模块用于在 adc 采样完成前的3~5 个时钟周期内向 dsp 芯片提前触发中断，优化中断响应时序；所述多接口适配模块通过 arm 芯片的 fsmc 接口和 dsp 芯片的 xintf 接口构建高速数据通道；

9、所述乒乓缓存模块配置有两块独立的 512kb 缓冲区，通过 io 中断信号触发fpga 内部 dma 控制器的地址切换，实现缓存区 1 与缓存区 2 的流水线式交替读写操作。

10、一种基于arm、dsp、fpga多芯片变频器的工作方法，包括以下步骤：

11、步骤1、系统上电初始化：变频器上电后，分别完成 arm 芯片、dsp 芯片和 fpga芯片的系统初始化配置；

12、步骤2、dma 传输配置与启动：配置 arm 芯片、dsp 芯片和 fpga 芯片中的 dma控制器，建立各芯片间的数据传输通道并启动数据传输；

13、步骤3、实时控制运行：dsp 芯片响应 fpga 芯片中断模块发出的硬件中断信号，通过xintf接口读取fpga内存中adc数据，执行电机控制算法运算；运算生成的控制指令下通过xintf发至 fpga 芯片pwm生成模块，由 fpga 内部 pwm 发生器模块输出脉冲信号，最终实现电机高精度闭环控制，并且adc采样模块实时检测adc阈值，超过阈值之后进行脉冲封锁联动，保护整个装置可靠运行。

14、而且，所述步骤1中系统初始化配置的具体实现方法为：arm 芯片上电初始化完成后，在内存中划分专用参数存储区域；dsp 芯片上电初始化完成后，通过普通缓存通道向arm 芯片传输参数数据包，传输链路搭载 crc 校验机制，保障交互数据传输可靠；初始参数同步完成后，arm 芯片与 dsp 芯片分别启动各自 dma 控制器；所述 dma 控制器采用中断触发工作模式，中断触发源由 fpga 芯片提供。

15、而且，所述步骤2的具体实现方式为：arm 芯片侧 dma 配置为先将缓存 1 数据搬运至 r 表内存，首次中断屏蔽不响应；配置就绪后切换传输缓存 2 数据；dsp 芯片侧 dma配置为先将 r 表数据传输至 fpga 芯片缓存 1，单次传输结束后通过中断切换至缓存 2执行数据传输。

16、而且，所述步骤3中dsp 芯片中断控制器响应 fpga 芯片输出的硬件中断信号，在中断服务程序中读取存储于 fpga 片内普通缓存的 adc 采样数据，完成电机闭环控制运算；运算得到的 svpwm 占空比参数经由普通缓存回传至 fpga 芯片，fpga 芯片接收占空比数据后驱动其内部 pwm 生成模块输出对应脉冲波形，完成电机精确驱动控制。

17、本发明的优点和积极效果是：

18、1、本发明包括arm芯片、dsp芯片和fpga芯片，其中，fpga芯片作为多芯片变频器的核心枢纽，fpga芯片通过fsmc接口与arm芯片相连，arm芯片作为交互层核心，fpga芯片通过xintf接口与dsp芯片相连，dsp芯片作为运算层核心。本发明通过重构fpga、dsp、arm的功能边界，设计基于dma分段刷新的arm缓存机制及fpga乒乓缓存共享内存架构，实现参数传输速率提升5倍以上、cpu负载波动降低70%，解决传统方案中数据延迟、资源浪费等问题。

19、2、本发明能够提升采样与控制精度：fpga的并行处理能力得到充分发挥，能够在三个正弦波的同一点进行电压、电流采样，为后续算法提供更精确的数据基础。在采样完成前3-5个脉冲触发dsp中断，确保中断响应时adc采样已完成，有效加快了电机控制环路速度。同时，fpga同步进行多路采样与故障值比较，一旦检测到信号超过阈值，可在ns级别内直接封锁脉冲，相较于传统方式的us级别，极大地缩短了故障传输时间，提高了系统的安全性和稳定性。

20、3、本发明能够降低cpu负载与优化数据处理：arm侧的缓存机制优化了数据交互流程。上电初始化时，可利用变频器未运行的空闲时段，占用较多cpu资源完成dsp参数到arm侧的传输与校验，对系统运行速度影响较小。运行过程中，网口数据无需通过复杂协议向dsp请求参数，直接从arm内存获取，显著加快了网口交互速度。p参数的修改与更新机制，使得网口写入数据后能快速回复，后续再通知dsp更新数据，有效降低了cpu负载，提升了数据处理效率。

21、4、本发明能够加速数据交互与节省内存：fpga搭建的共享内存架构为变频器大量数据交互提供了高速通道。通过fpga缓存，arm和dsp在访问数据时如同访问自身内存，大幅提高了数据交互速度。对于大量数据，采用双缓冲区乒乓交互读写方式，在保证数据处理效率的同时，降低了内存占用，优化了系统资源利用。