基于FPGA的GIS局部信号采集方法与流程

本发明属于电力系统设备状态监测，具体为基于fpga的gis局部信号采集方法。

背景技术：

1、在现代电力系统中，气体绝缘开关设备（gis）因其占地面积小、维护方便、运行可靠等优点，广泛应用于城市配电网、变电站及输电线路的关键节点。然而，gis设备内部的局部放电（partial discharge,pd）是导致绝缘材料劣化、最终引发击穿事故的重要诱因之一。局部放电通常发生在电场集中区域，如绝缘表面缺陷、气隙、金属颗粒悬浮或界面污染处，其放电过程虽能量微弱，但会持续累积，最终破坏绝缘结构。

2、传统的gis局部放电监测方法主要依赖于超声波、暂态地电压（tvt）和特高频（ultra-high frequency,uhf）三种技术路径。其中，uhf技术因其具有频率高（300mhz～1500mhz）、带宽宽、穿透能力强、对微弱放电信号敏感等优点，已成为当前主流的局部放电监测手段。然而，uhf信号在gis内部传播过程中，会因不同路径、不同材料的反射、折射和吸收效应，导致各传感器通道之间出现显著的时间延迟（time delay），这种时延如果不加以校准，将严重影响后续的到达时间差（time difference of arrival, tdoa）定位精度，进而影响放电源的精确定位。

3、此外，现场环境复杂，存在大量电磁干扰，如外部雷电、开关操作、邻近设备运行产生的脉冲噪声、工频干扰等，这些噪声会严重淹没微弱的局部放电信号，导致误判或漏检。尽管部分系统引入了数字滤波、小波去噪等技术，但多数仍采用固定阈值或静态参数，无法适应现场环境噪声水平的动态变化，导致在低噪声时段检测灵敏度不足，在高噪声时段误报率上升。

4、更为关键的问题是，多数现有系统在采集端仅完成原始信号的数字化与初步滤波，后续的信号处理（如多通道同步、信号分离、放电类型识别）仍依赖上位机进行，存在数据传输带宽大、实时性差、通信中断时数据丢失等问题，难以满足无人值守、远程智能监测的实际需求。

5、因此，亟需一种能够集成前端信号采集、多通道同步、自适应噪声抑制、智能触发与初步分类识别于一体的全链路、实时、轻量化的本地化智能采集方法，以实现对gis局部放电现象的高灵敏度、高精度、低成本、高可靠性的全面监测。

技术实现思路

1、针对现有技术的不足，本发明提供基于fpga的gis局部信号采集方法。

2、本发明采用的技术方案如下：

3、一种基于fpga的gis局部信号采集方法，包括以下步骤：

4、步骤s1，多相时钟并行等效采样：通过fpga的数字时钟管理器生成四路相位依次相差90°的100mhz采样时钟，分别驱动四路模数转换器adc进行并行采样，并将四路模数转换器adc输出的异步数据通过fifo缓存后，利用400mhz拼接时钟按轮询方式读取并拼接，生成等效采样率为400ms/s的高速数据流；

5、步骤s2，多通道精密同步校准：向四路模数转换器adc输入端注入同步校准脉冲，利用互相关函数计算各通道相对于参考通道的整数采样点延迟，并通过抛物线插值获得亚采样点精度的时延值，利用fir分数延时滤波器对各通道数据进行时移校正，输出时间对齐的数据流；

6、步骤s3，自适应多级小波去噪：采用提升格式离散小波变换对对齐后的数据流进行多层分解，基于第一层细节系数估计实时噪声标准差，并根据donoho-johnstone阈值准则对各层细节系数进行自适应软阈值处理，重建高信噪比信号；

7、步骤s4，自适应双阈值触发与存储：以滑动窗口统计信号均方根值并确定第10%位置的数值作为噪声底限，设定低触发阈值和高触发阈值，通过有限状态机监控信号幅值变化，当信号依次越过双阈值时判定为有效放电事件，并将包含预触发数据的事件帧存入ddr3存储器；

8、步骤s5，盲源分离与轻量化识别：对触发事件帧执行fastica算法以分离混叠的独立源信号，将分离出的源信号转换为prpd图谱，输入经int8量化和结构化剪枝优化的cnn模型，输出放电类型识别结果。

9、进一步，步骤s1，包括：

10、步骤s101，多通道并行采集：采用四路独立的100兆采样率模数转换器芯片，各通道以每秒一亿次的速率对超高频传感器信号执行模数转换；通过并行采集架构，将四个通道的采样操作时序在全局时间轴上错开，构建空间并行与时间交错并存的采集模式；

11、步骤s102，相位交错采样：利用现场可编程门阵列内部数字时钟管理器生成四路相位依次偏移90°的采样时钟，分别驱动四路模数转换器；在10ns采样周期内，四路通道依次完成采样动作，形成周期为2.5ns的均匀采样网格；

12、步骤s103，数据拼接机制：针对多路模数转换器输出的异步时钟域数据，配置四端口独立先入先出缓冲器进行跨时钟域隔离；现场可编程门阵列内部时钟管理单元将100mhz基准时钟4倍频生成400mhz拼接时钟，并以此驱动读取逻辑；严格按照四路模数转换器的采样时序执行轮询读取，依次提取各相位通道数据并按时间顺序重组；

13、步骤s104，时序一致性调度：系统上电后执行初始时钟校准，通过注入测试脉冲验证各通道采样沿的相位容限；数据读写过程采用同步寄存器链消除亚稳态风险，使得多路数据在时序上的严格对齐。

14、进一步，步骤s2，包括：

15、步骤s201，校准信号注入：系统上电后由现场可编程门阵列控制高速数模转换器生成特征与局部放电信号一致的校准脉冲，经射频功分器均等分为四路后注入各模数转换器输入端；

16、步骤s202，互相关时延估计：选取第一通道作为参考通道，计算其余通道采样数据与参考数据的互相关函数，通过峰值位置确定整数采样点延迟；在互相关峰值邻域取7个数据点执行抛物线拟合，将时延估计精度提升至0.01个采样点以内；

17、步骤s203，有限冲激响应分数延时滤波校正：针对非整数倍采样点延迟，采用加窗正弦函数设计33阶有限冲激响应分数延时滤波器；滤波器引入凯撒窗函数以平衡通带平坦度与阻带衰减；通过时域加权插值实现亚采样点精度的信号时移；

18、步骤s204，闭环校准与状态监控：现场可编程门阵列内部设置32位对齐状态寄存器，实时记录各通道时延估值与残余误差；每24小时或环境温度变化超过五摄氏度时自动触发校准流程；若校正后残余误差超过0.05个采样点，系统立即上报告警并重启校准。

19、进一步，步骤s3，包括：

20、步骤s301，提升小波变换与数据流分层：采用2.2双正交小波基对输入数据流执行5层提升格式分解；该小波基基于整数加减法与移位操作实现，适配现场可编程门阵列硬件架构；分解过程将信号逐层分离为近似系数与细节系数，形成多分辨率子带结构；局放脉冲能量集中于中低频系数，宽带噪声弥散于各层细节系数；

21、步骤s302，基于鲁棒统计的实时噪声底限估计：提取第一层细节系数作为噪声样本空间，采用中位数绝对偏差估计器计算噪声标准差；取系数中位值、计算绝对偏差、再取偏差中位值；引入归一化常数将偏差值转换为高斯白噪声标准差；

22、步骤s303，自适应软阈值处理与信号重建：依据通用阈值准则，基于各层噪声标准差动态计算专属软阈值门限；采用软阈值收缩函数处理细节系数，对低于门限的系数置零，对高于门限的系数执行幅值收缩；经阈值处理后的系数通过提升小波逆变换重组为时域信号，输出高信噪比净化数据流；

23、步骤s304，降采样优化与流水线控制：针对50mhz至80mhz的有效信号带宽，在信号重建后执行2倍降采样，数据率降至200兆采样率；降采样前通过32阶有限冲激响应低通滤波器抑制频谱混叠。

24、进一步，步骤s4，包括：

25、步骤s401，基于滑动窗口统计的噪声底限实时追踪：系统每隔0.5秒在去噪数据流上开辟长度为1024个采样点的滑动窗口；现场可编程门阵列计算各窗口内信号的均方根值，将计算结果按升序排列，取第10%位置的数值作为当前噪声底限；

26、步骤s402，自适应双阈值设定：基于实时噪声底限动态生成两级触发门限；低触发门限设定为噪声底限的3倍，用于捕捉微弱放电信号；高触发门限设定为噪声底限的6倍，用于确认有效放电事件；

27、步骤s403，带去抖动逻辑的有限状态机控制：构建包含空闲态、疑似触发态、确认触发态及不应期的四态有限状态机；系统在空闲态监测信号幅值，超越低触发门限时转入疑似触发态并启动50ns秒观察窗口；窗口期内信号超越高触发门限则判定为有效放电并转入确认触发态，否则回归空闲态；确认触发后系统强制进入5μs不应期；

28、步骤s404，基于乒乓机制的循环缓存与直接内存访问传输：配置两个深度为20000个采样点的双端口随机存取存储器构成乒乓缓存结构；空闲态下数据循环覆盖当前缓冲区以保留最新100μs预触发数据；进入确认触发态后冻结当前缓冲区，由直接内存访问控制器将预触发数据及触发后2μs数据一并搬移至第三代双倍数据率同步动态随机存取存储器，同时切换至另一缓冲区维持数据采集连续性；存储数据帧附带纳秒级绝对时间戳，为后续定位提供时基。

29、进一步，步骤s5，包括：

30、步骤s501，基于fastica的多通道盲源分离：系统接收四路传感器触发数据段，构建四维观测向量；假定电磁波传播为线性时不变系统，通过协方差矩阵特征值分解构造白化矩阵，将各通道信号能量归一化；在白化空间中采用固定点迭代算法，利用双曲正切函数作为非线性对比函数，逐次提取独立分量；每次迭代后对分离向量执行正交归一化，并通过紧缩操作消除已提取分量影响；

31、步骤s502，prpd图谱构建与轻量化cnn分类器部署：对分离出的独立源信号，累积多个触发事件数据构建64×64像素的相位分辨局部放电图谱；横轴映射工频电压相位，纵轴映射放电脉冲幅值，像素灰度值表征对应区间内放电频次；部署三层卷积神经网络，依次执行3×3卷积、两乘两最大池化操作，末端连接全连接层输出五类放电概率；实施三重优化：将32位浮点权重量化为8位整数，存储量缩减四分之三；剪除权重绝对值之和最小的20%卷积通道，运算量降低三分之一；采用维诺格拉德快速卷积；

32、步骤s503，分类结果判定与不确定性标记：对网络输出的五类概率值执行后验校验；当最大概率值低于0.6，或最大概率值与第二大概率值之差小于0.6时，判定为不确定状态并标记。

33、本发明相较于现有技术，具有以下实质性有益效果：

34、1，硬件成本显著降低：通过“四路100ms/s的模数转换器adc+多相时钟拼接”架构替代单片400ms/s 模数转换器adc，硬件物料成本降低约67%。同时，利用fpga内部的dcm/mmcm资源替代昂贵的模拟精密延时线，实现了低成本下的高采样率需求。

35、2，定位精度实现质的飞跃：采用“互相关+抛物线插值+fir分数延时”的闭环校准方案，将通道间时延误差压缩至0.025ns以内。结合gps或北斗纳秒级授时，使得tdoa空间定位误差小于0.75cm，解决了gis腔体内放电源难找的难题。

36、3，高信噪比下的波形保真：利用提升格式小波变换（lwt）的整数运算特性，在fpga上实现了无乘法器的实时去噪。通过基于mad的鲁棒噪声估计，在信噪比提升15db的同时，保留了局放脉冲的上升沿特征，为后续模式识别提供了高保真的特征输入。

37、4，存储效率与检出率的最优平衡：基于百分位数的噪声底限估计（vfloor）和双阈值状态机，系统仅在检测到有效放电时唤醒dma。实测表明，该机制将无效数据存储量压缩至0.5%以下，在1gb ddr3中可存储长达一周的事件数据，且误报率低于5%。

38、5，边缘智能诊断能力：通过fastica盲源分离解决了多源放电混叠干扰问题，并通过int8量化与结构化剪枝，将百万级参数的cnn模型压缩至可在中端fpga（artix-7）部署的规模。实现了单帧8.2μs的推理速度，将诊断结果直接从边缘端输出，摆脱了传统方案对上位机算力和通信带宽的依赖。