访问请求传输装置、方法、介质、设备及神经网络处理器与流程

本公开涉及数据传输技术，尤其是一种访问请求传输装置、方法、存储介质、设备及神经网络处理器。

背景技术：

1、在神经网络处理器内集成有多种硬件电路，这些硬件电路采用noc（network onchip，片上网络）互联，在noc的互联网络中存在多种主设备对从设备的访问情况，为了将这些主设备的访问请求传输至从设备，相关技术中会通过汇集电路将主设备的访问请求汇集到一个共享的端口，该端口挂载在高速总线上，汇集电路采用轮询的方式，依次仲裁出各主设备分别对应的访问请求，将仲裁出的访问请求通过片上网络（network on chip，noc）传输至从设备，但是，该种方式容易导致总线死锁的情况发生，使得主设备长时间处于等待状态。

技术实现思路

1、本公开的实施例提供了一种访问请求传输装置、方法、存储介质、设备及神经网络处理器，以避免总线死锁的情况发生。

2、本公开实施例的第一个方面，提供了一种访问请求传输装置，包括：

3、多个缓存器，任一所述缓存器被配置为：缓存与所述缓存器对应的传输流传输的来自主设备的访问请求；

4、计数电路，被配置为：确定多个所述缓存器分别对应的在飞传输请求的第一数量，以及确定在飞传输请求的数量属于第一预设值的第一缓存器的第二数量；其中，所述在飞传输请求为已发送且未接收到对应响应的所述访问请求，多个所述缓存器中包括所述第一缓存器；

5、第一仲裁电路，被配置为：响应于基于多个所述缓存器分别对应的在飞传输请求的所述第一数量和所述第一缓存器对应的所述第二数量确定当前满足预设死锁判定条件，从满足预设释放条件的第二缓存器中仲裁，得到目标缓存器；其中，多个所述缓存器包括所述第二缓存器，所述第二缓存器为至少一个；

6、发送电路，被配置为：从所述目标缓存器读取所述访问请求，将所述访问请求传输至与所述访问请求对应的从设备。

7、本公开实施例的第二个方面，提供了一种访问请求传输方法，包括：

8、通过计数电路确定多个缓存器分别对应的在飞传输请求的第一数量，以及确定在飞传输请求的数量属于第一预设值的第一缓存器的第二数量；其中，所述在飞传输请求为已发送且未接收到对应响应的所述访问请求，所述缓存器被配置为存储与所述缓存器对应的传输流传输的来自主设备的访问请求，多个所述缓存器中包括所述第一缓存器；

9、通过第一仲裁电路响应于基于多个所述缓存器分别对应的在飞传输请求的所述第一数量和所述第一缓存器对应的所述第二数量确定当前满足预设死锁判定条件，从满足预设释放条件的第二缓存器中仲裁，得到目标缓存器；其中，多个所述缓存器包括所述第二缓存器，所述第二缓存器为至少一个；

10、通过发送电路从所述目标缓存器读取所述访问请求，将所述访问请求传输至与所述访问请求对应的从设备。

11、本公开实施例的第三个方面，提供一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行，以用于执行本公开上述任一实施例所述的访问请求传输方法。

12、本公开实施例的第四个方面，提供一种电子设备，所述电子设备包括：处理器；用于存储所述处理器可执行指令的存储器；所述处理器，用于从所述存储器中读取所述可执行指令，所述处理器执行所述可执行指令以实现本公开上述任一实施例所述的访问请求传输方法。

13、本公开实施例的第五个方面，提供了一种计算机程序产品，当所述计算机程序产品中的指令被处理器执行时，执行本公开上述任一实施例提供的访问请求传输方法。

14、本公开实施例的第六个方面，提供一种神经网络处理器，所述神经网络处理器包括：主设备，被配置为：通过所述主设备对应的传输流向与所述传输流对应的缓存器发送访问请求；访问请求传输装置，被配置为：包括上述权利要求1-17任一项所述的访问请求传输装置；从设备，被配置为：获取来自所述访问请求传输装置的所述访问请求。

15、本公开上述实施例提供的访问请求传输装置、方法、存储介质、设备及神经网络处理器，通过多个缓存器分别缓存各自对应的传输流传输的来自主设备的访问请求，通过计数电路确定多个缓存器分别对应的在飞传输请求的第一数量，以及确定在飞传输请求的数量属于第一预设值的第一缓存器的第二数量；通过第一仲裁电路响应于基于多个缓存器分别对应的在飞传输请求的第一数量和第一缓存器对应的第二数量确定当前满足预设死锁判定条件，即确定出当前达到了死锁临近状态，则先从满足预设释放条件的第二缓存器中仲裁，得到目标缓存器；再通过发送电路从目标缓存器读取访问请求，将访问请求传输至对应的从设备。本公开实施例提供的访问请求传输装置在确定出当前达到了死锁临近状态的情况下，有选择性的从满足预设释放条件的第二缓存器中仲裁出目标缓存器，并通过发送电路优先将目标缓存器中的访问请求发送至从设备，使得从设备在返回基于该访问请求的响应后，能够及时、快速的释放在飞传输请求资源，还能够利于主设备发送新的访问请求，有效避免了总线死锁情况的发生。

1.一种访问请求传输装置，包括：

2.根据权利要求1所述的装置，其中，所述第一仲裁电路包括：

3.根据权利要求2所述的装置，其中，所述状态控制子电路，具体被配置为：

4.根据权利要求2所述的装置，其中，所述状态控制子电路，具体被配置为：

5.根据权利要求3所述的装置，其中，所述第一仲裁电路还包括第一寄存器；

6.根据权利要求2所述的装置，其中，所述仲裁子电路具体被配置为：

7.根据权利要求2所述的装置，其中，所述仲裁子电路具体被配置为：

8.根据权利要求2所述的装置，其中，所述仲裁子电路包括：

9.根据权利要求8所述的装置，其中，所述第一仲裁电路还包括：

10.根据权利要求2至9任一所述的装置，其中，所述仲裁子电路还包括：

11.根据权利要求2至9任一所述的装置，其中，所述仲裁子电路还包括：

12.根据权利要求1至11任一所述的装置，所述访问请求传输装置还包括：

13.根据权利要求1至11任一项所述的装置，所述第一仲裁电路，还被配置为：

14.根据权利要求1至11任一项所述的装置，其中，所述访问请求为读访问请求，多个所述缓存器中的任一所述缓存器被配置为：

15.根据权利要求1至11任一项所述的装置，其中，所述计数电路包括：

16.根据权利要求15所述的装置，其中，所述第一仲裁电路还被配置为：在从所述目标缓存器读取任一所述访问请求后，向所述计数子电路发送所述目标缓存器对应的第一控制信号；

17.根据权利要求15所述的装置，其中，所述第一仲裁电路还被配置为：

18.一种访问请求传输方法，包括：

19.一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行，以用于执行上述权利要求18所述的访问请求传输方法。

20.一种电子设备，所述电子设备包括：

21.一种神经网络处理器，所述神经网络处理器包括：