用于验证集成电路的设计的方法与流程

本公开涉及集成电路设计，更具体地，涉及用于验证集成电路的设计的方法以及计算机程序产品和计算机可读存储介质。

背景技术：

1、随着技术的发展，半导体集成电路(integrated circuit,ic)的规模越来越大，使得集成电路的设计也趋于复杂。在集成电路的设计后期或流片后，可能会发现设计问题，例如电路的时序不符合各种时序要求。为了消除设计问题，可以采用诸如工程变更命令(engineering change order,eco)之类的手段来进行局部修改而无需重新设计，这提高了集成电路设计的效率并降低了成本。

2、下面列出了所公开的技术。

3、[专利文献1]jp2012-174226a

4、例如，专利文献1公开与集成电路的设计变更有关的技术。

技术实现思路

1、在对ic的设计进行设计变更的过程中，需要对设计变更后的ic设计进行假设验证(assumption)，以验证修改后的ic设计是否满足时序要求。然而，目前的假设验证需要花费很长的时间，特别是个体路径或ac(alternating current)路径的假设验证时长可能长达8小时以上，这导致ic设计及其设计变更存在耗时长和效率低下的问题，并且影响了整体设计的进度。根据本说明书和附图的描述，其他问题和新颖特征将变得显而易见。

2、根据本公开的第一方面，提供了一种用于验证集成电路ic的设计的方法，该方法包括：标识全局路径与个体或ac路径重叠的公共路径部分，其中全局路径表示针对ic的时序路径，并且个体或ac路径表示针对ic中的个体模块的时序路径；响应于确定全局路径的时序设计要被变更，确定时序设计的变更与公共路径部分之间的关联性；以及响应于确定时序设计的变更与公共路径部分相关联，基于提前获得的个体模块的时序条件，生成表示时序设计的变更相对于个体或ac路径是否能够执行的指示。

3、根据本公开的第二方面，提供了一种计算机程序产品，其中计算机程序产品包括计算机可执行指令，并且当计算机可执行指令由处理器执行时，实现根据第一方面的方法。

4、根据本公开的第三方面，提供了一种计算机可读存储介质，其中计算机程序存储在计算机可读存储介质上，并且当计算机程序由处理器执行时，实现根据第一方面的方法。

5、提供 技术实现要素： 部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或主要特征，也无意限制本公开的范围。

1.一种用于验证集成电路ic的设计的方法，包括：

2.根据权利要求1所述的方法，包括：

3.根据权利要求2所述的方法，包括：

4.根据权利要求3所述的方法，其中个体模块的所述时序条件还包括提前从已开发ic的时序设计变更获得的延迟变化信息。

5.根据权利要求3所述的方法，其中确定所述时序设计的所述变更与所述公共路径部分之间的关联性包括：

6.根据权利要求3或4所述的方法，其中基于提前获得的个体模块的时序条件生成表示所述时序设计的变更相对于所述个体或ac路径是否能够执行的指示包括：

7.根据权利要求6所述的方法，其中基于提前获得的个体模块的时序条件生成表示所述时序设计的变更相对于所述个体或ac路径是否能够执行的指示还包括：

8.根据权利要求1所述的方法，包括：

9.根据权利要求1所述的方法，其中所述ic包括多个个体模块。

10.根据权利要求1所述的方法，其中所述时序设计的变更包括工程变更命令。

11.一种计算机程序产品，其中所述计算机程序产品包括计算机可执行指令，并且当所述计算机可执行指令由处理器执行时，实现根据权利要求1-10中任一项所述的方法。

12.一种计算机可读存储介质，其中计算机程序存储在所述计算机可读存储介质上，并且当所述计算机程序由处理器执行时，实现根据权利要求1-10中任一项所述的方法。