多芯片互联的写事务处理方法和系统与流程

本技术涉及多芯片互联通信，尤其涉及一种多芯片互联的写事务处理方法和系统。

背景技术：

1、chi（coherent hub interface）协议是arm amba框架下用于片上系统互连的标准协议，定义了请求节点（request node，简称rn）与归属节点（home node，简称hn）之间的一致性事务交互。在chi写事务的标准流程中，rn向hn发送写请求后，hn须向rn返回dbidresp（写数据缓冲编号响应），其携带动态分配的dbid（写数据缓冲编号），rn只有在收到dbidresp后才能发送写数据，hn随后通过dbid将写数据与对应写请求关联并完成处理。这种机制在片内互连场景中运行良好，其往返延迟仅为纳秒级别，对整体性能的影响可忽略不计。

2、随着高性能计算与人工智能等场景对算力需求的持续增长，单芯片的算力与存储容量已无法满足应用需求，多芯片互联（chip to chip，简称chip2chip）架构成为突破单芯片资源上限的主流方案，同时也将chi协议扩展至片间互连场景。在chip2chip架构中，芯片间通过高速串行链路连接，各芯片在接口处部署接收侧代理（home agent，简称ha）和发送测代理（request agent,jiancheng ra）以完成跨芯片事务转发。然而，片间链路的物理延迟远高于片内互连，例如，串行化、编码、信号均衡、解串行化等处理引入数十乃至上百纳秒的往返延迟。

3、在片间互连场景中，标准chi写事务流程中的dbidresp机制产生了根本性的效率缺陷：每笔写事务均须等待dbidresp从对端ha跨芯片返回后，rn才能发送写数据，这额外引入至少一次完整的芯片间往返延迟，使本应独立的写请求通道与写数据通道被强制串行化，形成写事务路径上的结构性瓶颈。在写密集型负载下，该瓶颈直接制约了有效写带宽的上限，亟需一种能够消除dbidresp跨芯片往返、同时保持与chi协议兼容的优化方案。

技术实现思路

1、本技术实施例提供一种多芯片互联的写事务处理方法和系统，用以通过消息信用预分配机制替代标准chi协议中逐事务分配的dbidresp握手机制，消除写事务处理路径上的跨芯片往返延迟，并通过写请求通道与写数据通道独立的消息信用管理实现二者发送顺序的解耦、释放发送侧调度自由度，同时接收侧以写事务标识符进行内容寻址比较实现写请求与写数据的乱序匹配，从而显著降低多芯片互联场景下写事务的处理延迟、提升有效写带宽，且与标准chi协议具有良好的兼容性和生态复用能力。

2、第一方面，本技术实施例提供一种多芯片互联的写事务处理方法，应用于第一芯片的接收侧代理，所述第一芯片通过片间链路与第二芯片相连，所述方法包括：

3、向所述第二芯片的发送侧代理分配写请求消息信用和写数据消息信用，所述写请求消息信用数量等于所述第一芯片本地可用的请求处理追踪器条目数量，所述写数据消息信用数量等于所述第一芯片本地可用的写数据追踪器条目数量；

4、接收所述第二芯片的发送测代理在确定本地存在可用的写请求消息信用时发送的写请求，或者在确定本地存在可用的写数据消息信用时发送的写数据；所述第二芯片的发送测代理每发送一个写请求消耗一个写请求消息信用，每发送一个写数据消耗一个写数据消息信用；

5、根据接收到的写请求携带的写事务标识符进行内容寻址比较，以确定与接收到的写请求具有相同写事务标识符的写数据；根据接收到的写数据携带的写事务标识符进行内容寻址比较，以确定与接收到的写数据具有相同写事务标识符的写请求；其中，具有相同写事务标识的写请求和写数据被转发至所述第一芯片的内部总线进行对应的写事务处理；

6、响应于所述第一芯片的请求处理追踪器条目被释放，向所述第二芯片的发送侧代理归还一个写请求消息信用；响应于所述第一芯片的写数据追踪器条目被释放，向所述第二芯片的发送侧代理归还一个写数据消息信用。

7、第二方面，本技术实施例提供一种多芯片互联的写事务处理方法，应用于第二芯片的发送侧代理，所述第二芯片通过片间链路与第一芯片相连，所述方法包括：

8、接收所述第一芯片的接收侧代理分配的写请求消息信用和写数据消息信用，所述写请求消息信用数量等于所述第一芯片本地可用的请求处理追踪器条目数量，所述写数据消息信用数量等于所述第一芯片本地可用的写数据追踪器条目数量；

9、为待发送的写事务分配写事务标识符，所述写事务标识符用于唯一标识所述写事务；

10、若确定本地存在可用的写请求消息信用，则消耗一个写请求消息信用并向所述第一芯片的接收侧代理发送携带所述写事务标识符的写请求；

11、若确定本地存在可用的写数据消息信用，则消耗一个写数据消息信用并向所述第一芯片的接收侧代理发送携带所述写事务标识符的写数据；

12、其中，所述写请求与所述写数据独立发送，且发送顺序不受约束，所述第一芯片的接收侧代理侧在接收到所述写请求和所述写数据后通过所述写事务标识符进行关联匹配。

13、第三方面，本技术实施例提供一种多芯片互联的写事务处理方法，应用于包含第一芯片和第二芯片的多芯片互联系统，所述第一芯片与所述第二芯片通过片间链路相连，所述方法包括：

14、所述第一芯片的接收侧代理向所述第二芯片的发送侧代理分配写请求消息信用和写数据消息信用，所述写请求消息信用数量等于所述第一芯片本地可用的请求处理追踪器条目数量，所述写数据消息信用数量等于所述第一芯片本地可用的写数据追踪器条目数量；

15、所述第二芯片的发送侧代理为待发送的写事务分配写事务标识符，所述写事务标识符用于唯一标识所述写事务；

16、所述第二芯片的发送侧代理在确定本地存在可用的写请求消息信用时，消耗一个写请求消息信用并向所述第一芯片的接收侧代理发送携带所述写事务标识符的写请求；在确定本地存在可用的写数据消息信用时，消耗一个写数据消息信用并向所述第一芯片的接收侧代理发送携带所述写事务标识符的写数据；其中，所述写请求与所述写数据独立发送，且发送顺序不受约束；

17、所述第一芯片的接收侧代理根据接收到的写请求携带的写事务标识符进行内容寻址比较，以确定与接收到的写请求具有相同写事务标识符的写数据；根据接收到的写数据携带的写事务标识符进行内容寻址比较，以确定与接收到的写数据具有相同写事务标识符的写请求；具有相同写事务标识符的写请求和写数据被转发至所述第一芯片的内部总线进行对应的写事务处理；

18、所述第一芯片的接收侧代理响应于请求处理追踪器条目被释放，向所述第二芯片的发送侧代理归还一个写请求消息信用；响应于写数据追踪器条目被释放，向所述第二芯片的发送侧代理归还一个写数据消息信用；

19、所述第二芯片的发送侧代理接收信用归还通知，并根据所述信用归还通知增加本地持有的对应通道的消息信用数量。

20、第四方面，本技术实施例提供一种多芯片互联系统，包括第一芯片和第二芯片，所述第一芯片与所述第二芯片通过片间链路相连；

21、所述第一芯片包括接收侧代理，用于执行如第一方面所述的多芯片互联的写事务处理方法；

22、所述第二芯片包括发送侧代理，用于执行如第二方面所述的多芯片互联的写事务处理方法；

23、其中，所述第一芯片和所述第二芯片用于配合实现如第三方面所述的多芯片互联的写事务处理方法。

24、第五方面，本技术实施例提供一种电子设备，包括：存储器、处理器、通信接口；其中，所述存储器上存储有计算机程序，当所述计算机程序被所述处理器执行时，使所述处理器至少可以实现如第一方面或第二方面所述的多芯片互联的写事务处理方法。

25、第六方面，本技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，当所述计算机程序被电子设备的处理器执行时，使所述处理器至少可以实现如第一方面或第二方面所述的多芯片互联的写事务处理方法。

26、第七方面，本技术实施例提供一种计算机程序产品，包括：计算机程序或指令，当所述计算机程序或指令被电子设备的处理器执行时，使所述处理器至少可以实现如第一方面或第二方面所述的多芯片互联的写事务处理方法。

27、本技术实施例提供本发明提供了一种多芯片互联的写事务处理方法，该方法由第一芯片的接收侧代理和第二芯片的发送侧代理配合执行。首先，第一芯片的接收侧代理向第二芯片的发送侧代理预分配写请求消息信用和写数据消息信用，其中，写请求消息信用数量等于第一芯片本地可用的请求处理追踪器条目数量，写数据消息信用数量等于第一芯片本地可用的写数据追踪器条目数量。第二芯片的发送侧代理为待发送的写事务分配唯一的写事务标识符，并在确定本地存在可用的写请求消息信用时消耗该信用并发送携带该写事务标识符的写请求，在确定本地存在可用的写数据消息信用时消耗该信用并发送携带该写事务标识符的写数据；其中，写请求与写数据独立发送，发送顺序不受约束。第一芯片的接收侧代理接收到写请求或写数据后，以写事务标识符为关键字进行内容寻址比较，确定具有相同写事务标识符的写请求和写数据，并将其转发至第一芯片的内部总线完成写事务处理。随后，第一芯片的接收侧代理响应于请求处理追踪器条目被释放而向第二芯片的发送侧代理归还一个写请求消息信用，响应于写数据追踪器条目被释放而归还一个写数据消息信用；第二芯片的发送侧代理接收信用归还通知并相应增加本地持有的对应通道的消息信用数量。

28、本方案中，通过上述信用预分配机制替代标准chi协议中逐事务dbidresp握手机制，消除了写事务处理路径上的跨芯片往返延迟；写请求与写数据基于独立信用实现发送解耦，释放了发送侧调度自由度；接收侧通过内容寻址比较实现写请求与写数据的乱序匹配，无需在链路层施加发送顺序约束，从而显著降低了多芯片互联场景下写事务的处理延迟并提升了有效写带宽。