测试数据并行处理装置、方法和测试机与流程

本技术涉及半导体测试，特别是涉及一种测试数据并行处理装置、方法和测试机。

背景技术：

1、在芯片测试的过程中，ate（automated test equipment，自动测试设备）向被测试芯片的输入管脚发送一系列的波形，获取被测试芯片的输出管脚的输出波形时序进行比较，由此测试芯片是否满足所需功能。测试需要运行的码型数据（pattern数据），存储在资源板卡的存储模块中。在进行测试时一方面从存储模块读取码型数据运行，另一方面将捕获数据（capture数据）存入存储模块中，每一个测试项采用串行的方式依次执行读取码型数据以及捕获数据存入操作。在所有码型数据全部运行完成后，上位机从存储模块中读取所有捕获数据进行处理，整个测试过程耗时长。如何提高测试效率，是一个亟待解决的问题。

技术实现思路

1、基于此，有必要针对上述问题，提供一种可提高测试效率的测试数据并行处理装置、方法和测试机。

2、本技术第一方面提供一种测试数据并行处理装置，包括上位机和测试单元，所述测试单元连接所述上位机和存储模块；所述上位机下发用于运行当前测试项的码型时序存储参数至所述测试单元，以及在运行当前测试项的过程中，若检测到上一测试项的捕获数据未读取完成，还通过所述测试单元从所述存储模块中读取上一测试项的捕获数据进行处理；所述测试单元根据所述当前测试项的码型时序存储参数，从所述存储模块读取当前测试项的码型数据和时序参数，基于所述码型数据和时序参数运行测试，生成当前测试项的捕获数据发送至所述存储模块存储。

3、上述测试数据并行处理装置，上位机下发用于运行当前测试项的码型时序存储参数至测试单元，测试单元根据当前测试项的码型时序存储参数，从存储模块读取当前测试项的码型数据和时序参数，基于码型数据和时序参数运行测试，生成当前测试项的捕获数据发送至存储模块存储。上位机在运行当前测试项的过程中，若检测到上一测试项的捕获数据未读取完成，还通过测试单元从存储模块中读取上一测试项的捕获数据进行处理，通过并行处理方式将捕获数据读取和解析处理的时间，隐藏在下一测试项的测试流程中，减少上位机与测试单元之间来回通信的整体占用时长，提高了测试效率。

4、在其中一个实施例中，所述测试单元包括通信主控模块、读写控制模块、码型数据处理模块和捕获数据控制模块，所述通信主控模块连接所述上位机、所述读写控制模块、所述码型数据处理模块和所述捕获数据控制模块，所述读写控制模块连接所述码型数据处理模块、所述捕获数据控制模块和所述存储模块，所述码型数据处理模块连接所述捕获数据控制模块和待测芯片；

5、所述通信主控模块与所述上位机通信，接收用于运行当前测试项的码型时序存储参数进行解析并下发，以及上传捕获数据至所述上位机；所述读写控制模块从所述存储模块中读取码型数据和时序参数，并发送至所述码型数据处理模块；所述码型数据处理模块根据所述码型数据和时序参数采集得到待测芯片返回的反馈信号，并根据所述反馈信号生成捕获数据；所述捕获数据控制模块对所述捕获数据进行处理后，通过所述读写控制模块发送至所述存储模块存储。

6、本实施例中，利用通信主控模块与上位机通信，结合读写控制模块、码型数据处理模块以及捕获数据控制模块进行相应的数据读取、处理和存储操作，确保测试效率。

7、在其中一个实施例中，所述读写控制模块包括读写仲裁单元和读写控制单元，所述读写仲裁单元连接所述通信主控模块、所述码型数据处理模块、所述捕获数据控制模块和所述读写控制单元，所述读写控制单元连接所述存储模块；所述读写仲裁单元根据预设优先级执行从所述存储模块读取码型数据和时序参数、写入捕获数据至所述存储模块以及上传捕获数据至所述上位机的操作。结合预设优先级进行数据的读取、写入和上传，确保测试效率。

8、在其中一个实施例中，所述通信主控模块将所述码型时序存储参数下发至所述码型数据处理模块；所述码型数据处理模块根据所述码型时序存储参数通过所述读写控制模块从所述存储模块中读取码型数据和对应时序参数，发送至测试单元内部的缓存单元，并通过所述通信主控模块返回预处理完成指令至所述上位机；所述通信主控模块接收所述上位机基于所述预处理完成指令下发的触发启动指令，并将所述触发启动指令发送至所述码型数据处理模块；所述码型数据处理模块在接收到所述触发启动指令后，读取缓存单元中当前测试项的码型数据和对应时序参数，按照逐个周期的码型数据和对应时序参数，向待测芯片输出测试信号或采集待测芯片的反馈信号，将根据所述反馈信号生成捕获数据发送至所述捕获数据控制模块。

9、本实施例中，测试单元先从存储模块中读取码型数据和对应时序参数缓存，在接收到触发启动指令后再按照逐个周期的码型数据和对应时序参数输出测试信号或采集待测芯片的反馈信号，进一步提高测试效率。

10、在其中一个实施例中，所述码型数据处理模块根据所述上位机下发的当前周期的码型时序索引值以及预设映射表，确定当前周期对应待测芯片部分pin的码型参数和时序参数；或，所述码型数据处理模块根据当前周期的码型数据确定当前周期对应待测芯片部分pin的码型参数，以及根据上位机下发的当前周期的索引值以及预设映射表，确定当前周期对应待测芯片部分pin的时序参数；所述码型数据处理模块根据码型参数的类型执行向待测芯片输出测试信号或采集待测芯片的反馈信号，根据所述反馈信号生成捕获数据。本实施例中，结合预设映射表可以快速确定所需参数，进而执行向待测芯片输出测试信号或采集待测芯片的反馈信号，确保测试效率。

11、在其中一个实施例中，所述通信主控模块将捕获数据存储参数下发至所述捕获数据控制模块；所述捕获数据存储参数包括捕获数据起始地址和捕获数量，所述捕获数量为每个pin的捕获数据的最大数量；所述捕获数据控制模块将接收的捕获数据按照pin进行组帧整理，根据所述捕获数据存储参数将组帧得到的捕获数据发送至所述读写控制模块，由所述读写控制模块存入所述存储模块的相应空间中；所述捕获数据控制模块将每个pin的捕获数量存入对应寄存器。本实施例中，结合捕获数据起始地址和捕获数量，实现捕获数据快速组帧存入存储模块的相应空间，确保数据采集存储的效率和准确性。

12、在其中一个实施例中，所述上位机还用于在所述读写控制模块将捕获数据存入所述存储模块后，以及运行下一测试项的过程中，根据上一测试项或当前测试项的捕获数据存储参数，对通过所述读写控制模块从所述存储模块中读取上一测试项或当前测试项的捕获数据，以及当前测试项完成之后，下一测试项开始之前从寄存器中读取的捕获数量进行处理。本实施例中，上位机并行进行各测试项的捕获数据读取和处理，进一步提高测试效率。

13、在其中一个实施例中，所述上位机还用于将各测试项预加载至所述测试单元，所述测试单元将各测试项的码型数据和时序参数预存入所述存储模块中。上位机将各测试项的码型数据和时序参数预存入存储模块，相对于逐个加载运行测试项可以减少来回通信时长，以便快速执行各测试项，提高测试效率。

14、在其中一个实施例中，所述上位机设置有主线程和若干个子线程，所述主线程调用任一所述子线程执行当前测试项的前台部分测试流程后，调用另一个所述子线程执行下一测试项的前台部分测试流程；所述子线程将测试项预加载至所述测试单元且所述测试单元执行完相应测试项后，则前台部分测试流程执行完成，继续执行后台部分测试流程，读取相应测试项的捕获数据进行处理。采用主线程和若干个子线程进行多线程并行处理，同样提高了测试效率。

15、在其中一个实施例中，所述子线程在测试单元执行当前测试项前，向存储模块动态申请当前测试项的捕获数据的存储区域，以及，在测试单元执行完当前测试项后，动态释放当前测试项的捕获数据的存储区域。对每个测试项申请存储模块中捕获数据的存储区域，以及在完成测试后动态释放相应的存储区域，以便存储后续测试项采集的捕获数据，降低所需存储空间。

16、本技术第二方面提供一种测试机，包括存储模块和上述的测试数据并行处理装置。

17、上述测试机，上位机下发用于运行当前测试项的码型时序存储参数至测试单元，测试单元根据当前测试项的码型时序存储参数，从存储模块读取当前测试项的码型数据和时序参数，基于码型数据和时序参数运行测试，生成当前测试项的捕获数据发送至存储模块存储。上位机在运行当前测试项的过程中，若检测到上一测试项的捕获数据未读取完成，还通过测试单元从存储模块中读取上一测试项的捕获数据进行处理，通过并行处理方式将捕获数据读取和解析处理的时间，隐藏在下一测试项的测试流程中，减少上位机与测试单元之间来回通信的整体占用时长，提高了测试效率。

18、本技术第三方面提供一种测试数据并行处理方法，包括：上位机下发用于运行当前测试项的码型时序存储参数至测试单元；在运行当前测试项的过程中，所述上位机检测到上一测试项的捕获数据未读取完成时，还通过所述测试单元从存储模块中读取上一测试项的捕获数据进行处理；所述测试单元根据所述当前测试项的码型时序存储参数，从所述存储模块获取当前测试项的码型数据和时序参数，基于所述码型数据和时序参数运行测试，生成当前测试项的捕获数据发送至所述存储模块存储。

19、上述测试数据并行处理方法，上位机下发用于运行当前测试项的码型时序存储参数至测试单元，测试单元根据当前测试项的码型时序存储参数，从存储模块读取当前测试项的码型数据和时序参数，基于码型数据和时序参数运行测试，生成当前测试项的捕获数据发送至存储模块存储。上位机在运行当前测试项的过程中，若检测到上一测试项的捕获数据未读取完成，还通过测试单元从存储模块中读取上一测试项的捕获数据进行处理，通过并行处理方式将捕获数据读取和解析处理的时间，隐藏在下一测试项的测试流程中，减少上位机与测试单元之间来回通信的整体占用时长，提高了测试效率。