结合条件分布与图神经网络的逻辑电路脆弱性估计方法

本技术属于数字芯片抗辐射，尤其涉及电路脆弱性估计。

背景技术：

1、单粒子效应是数字集成电路在空间辐射环境中面临的主要故障之一。在数字电路中，逻辑门和触发器均可能发生单粒子效应：触发器发生单粒子翻转时会锁存翻转后的电平状态，直接产生软错误；而逻辑门的单粒子瞬态仅在其产生的瞬态脉冲正常传播至触发器并被锁存时，才会造成软错误。这种概率特性使得数字电路的软错误率准确评估十分困难。

2、目前，评估软错误率主要通过两种方法实现。第一种是基于故障注入的方法，本质上是一种蒙特卡洛方法，通过在仿真平台中注入故障来统计软错误发生的概率。现有工作一方面致力于在不同仿真平台中实现故障注入框架，另一方面则通过构建混合仿真平台和将基本位映射至待测设计加速故障注入的单次仿真过程，以及引入蒙特卡洛树搜索、贝叶斯采样和自适应重要性采样等策略来压缩所需的样本量，加速故障注入的整体评估过程。第二种是基于静态分析的方法，通过设计故障模型和算法实现逻辑门与电路可靠性的直接计算，典型工作包括ptm方法、spra方法、pgm方法以及专为单粒子瞬态设计的maskit方法。其中，maskit采用反向传播的计算方式，使得算法遍历次数与逻辑门数量成正比，在一定程度上降低了计算开销。此外，机器学习方法在电路软错误率估计中亦有初步应用。

3、然而，上述现有技术均存在各自固有的缺陷。在基于故障注入的方法方面，其面临难以接受的运行时间瓶颈，这是因为故障注入的采样空间随着电路输入向量数量的增加而呈指数型增长，即便采用了多种采样策略和仿真加速手段，面对大规模电路时所需的实验次数仍然极其庞大，评估时间难以满足实际工程需求。在静态分析方法方面，其核心难题在于重汇聚扇出结构带来的信号相关性问题。重汇聚结构使得同一信号的多个传播路径在后续逻辑门处重新汇聚，导致信号之间产生复杂的相关性，而经典方法缺乏精确建模这种相关性的能力；虽然现有技术尝试引入相关系数、二元非伯努利序列、贝叶斯网络等手段来更准确地刻画故障传播过程中的信号相关性，但随着电路规模增大、重汇聚结构日趋复杂，这些精确建模手段不可避免地大幅增加了算法遍历和计算的开销，使得运行时间与估计精度之间的平衡变得极为困难。与此同时，静态分析方法还存在计算精度随电路规模增长而劣化的固有缺陷，该缺陷是因为该类方法需要对电路图进行多次完整遍历，在逐门逐级传播计算的过程中大量浮点数参与乘积累加运算，随着电路规模的增长，累积的浮点数极易超出计算机的浮点表示精度，导致计算结果出现不可忽视的精度损失。因此，当电路规模增大时，静态分析方法的精度和速度瓶颈愈发明显。在机器学习方面，现有的尝试受限于模型自身的架构特性，以循环神经网络为例，其序列化处理模式难以有效捕获电路网表的大规模、非欧几里得拓扑结构，因此仅能对全加器等极小型电路进行预测，严重制约了其在更大规模组合逻辑电路上的可扩展性。

4、综上所述，现有技术主要存在以下亟需解决的技术问题：故障注入方法的指数级采样空间导致评估效率不可接受；静态分析方法因重汇聚结构带来的信号相关性建模困难而陷入精度与效率的两难，同时浮点数累积精度损失随电路规模放大而加剧；以及现有机器学习方法因架构局限而无法推广至大规模门级网表。

技术实现思路

1、本技术是为了解决现有评估软错误率的方法中，故障注入方法因采样空间指数增长而耗时，静态分析方法精度与效率难兼顾且浮点误差累积，以及机器学习方法规模扩展受限的问题，现提供结合条件分布与图神经网络的逻辑电路脆弱性估计方法，利用图神经网络（graph neural network，gnn）天然的图表示学习能力，通过将组合逻辑块建模为包含电路结构信息和脆弱性相关初始特征的软错误信息图，结合图同构网络在节点表示学习上的理论优势，并引入条件分布学习来替代传统的端到端回归训练方式，从而在保证估计精度的前提下突破大规模电路软错误率评估中的速度瓶颈和可扩展性限制，实现电路脆弱性的高效、精确估计。

2、本技术第一方面提供结合条件分布与图神经网络的逻辑电路脆弱性估计方法，包括：

3、在目标逻辑电路的门级网表中提取以触发器为边界的目标组合逻辑块，所述目标组合逻辑块包括逻辑门、输入节点、输出节点和常量节点；

4、将所述目标组合逻辑块的电路图数据输入至图神经网络模型，输出所述目标组合逻辑块的脆弱性估计结果；

5、所述电路图数据包括电路节点和节点之间的连线，且每个节点均包含与电路脆弱性相关的初始特征；

6、所述图神经网络模型执行如下操作：

7、通过邻域聚合机制对所述电路图数据中各节点特征及其邻居节点特征进行融合，生成各节点的节点表示；

8、对所有节点表示进行全局均值池化处理，获得图表示；

9、将所述图表示输入至多层感知机，预测获得预测分布；

10、利用所述预测分布计算电路脆弱性的估计值，作为所述图神经网络模型的输出。

11、在一个可能的设计中，所述电路图数据为软错误信息图，所述软错误信息图以所述逻辑门、输入节点、输出节点和常量节点为节点，并以节点之间的连线为边，每个节点均包含与电路脆弱性相关的初始特征。

12、在一个可能的设计中，所述软错误信息图的获得方法包括：

13、从所述目标组合逻辑块对应的门级网表中提取电路的拓扑连接关系，以所述目标组合逻辑块中的逻辑门、输入节点、输出节点和常量节点作为节点，以节点之间的连线作为边，构建有向拓扑图；

14、为每一个节点分配与电路脆弱性相关的初始特征；

15、将分配了特征的有向拓扑图转换为无向图，获得所述软错误信息图。

16、在一个可能的设计中，所述初始特征包括节点的节点类型、信号概率和逻辑屏蔽能力。

17、在一个可能的设计中，所述邻域聚合机制包括：

18、将节点在第层的自身特征乘以系数，并与所述节点的所有邻居节点在第层的特征进行求和聚合；

19、将聚合结果输入至第层图同构网络模型的多层感知机中，输出所述节点在第层的节点表示；

20、为图同构网络模型的层数索引，为第层图通过网络模型的可学习参数。

21、在一个可能的设计中，所述将所述图表示输入至多层感知机，预测获得预测分布，包括：

22、将所述图表示输入多层感知机，输出所述目标组合逻辑块的脆弱性条件分布，所述脆弱性条件分布为直方图密度，所述直方图密度包含所述目标组合逻辑块的脆弱性落入[0,1]区间内各子区间的预测概率。

23、在一个可能的设计中，所述利用所述预测分布计算电路脆弱性在预测分布中的均值，包括：

24、将[0,1]区间均匀划分为个子区间，根据下式计算电路脆弱性的估计值：

25、，

26、其中，为电路脆弱性在预测分布中的均值，为第个子区间的中心值，为目标逻辑块的脆弱性落入直方图中第个子区间的概率。

27、在一个可能的设计中，所述图神经网络模型的训练方法包括：

28、以所述目标组合逻辑电路的真实脆弱性值为中心构建截断高斯分布作为目标分布，

29、以所述图神经网络模型输出的脆弱性条件分布作为预测分布，

30、以所述目标分布与所述预测分布之间的kl散度为损失函数，更新所述图神经网络模型。

31、在一个可能的设计中，用于训练所述图神经网络模型的损失函数表达式为：

32、，

33、其中，表示目标分布和预测分布之间的kl散度，为目标分布和预测分布之间的交叉熵，为目标分布的交叉熵。

34、在一个可能的设计中，所述目标分布的表达式为：

35、，

36、其中，为位置处的概率密度值，为直方图区间上某一点的脆弱性取值，为截断高斯分布的标准差，为高斯分布的均值，中间变量，表示误差函数，和分别为截断高斯分布截断区间的下界和上界。

37、本技术第二方面提供结合条件分布与图神经网络的逻辑电路脆弱性估计设备，所述 设备包括处理器和存储器，所述存储器中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现如上述结合条件分布与图神经网络的逻辑电路脆弱性估计方法。

38、本技术第三方面提供一种计算机存储介质，所述计算机存储介质中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现如上述结合条件分布与图神经网络的逻辑电路脆弱性估计方法。

39、本技术的有益效果：

40、本技术通过将组合逻辑块建模为以逻辑门、输入、输出及常量节点为节点、以wire为边的无向图，并为每个节点分配初始特征，构建出软错误信息图。这一图建模手段使得电路的拓扑结构信息和脆弱性相关因素被编码为图数据结构，为图神经网络提供了输入基础，从而支撑后续模型能够高效学习到电路结构与脆弱性之间的内在映射关系，最终实现高精度的脆弱性估计。

41、在上述图建模基础上，本技术采用图同构网络作为编码器，利用其带可学习参数的邻域聚合机制对中心节点自身特征与多层邻居节点特征进行迭代融合，生成充分包含局部拓扑上下文信息的节点表示。进一步地，本技术采用全局平均池化作为图级读出策略，将所有节点表示的均值作为整张图的表示。既避免了复杂池化策略可能引入的偏差，又依托图同构网络强大的节点表征能力保证了图表示的质量，从而为后续预测提供了物理意义明确且信息丰富的图级特征。

42、在获得图表示后，本技术将任务建模为在[0,1]区间上学习脆弱性条件分布的直方图密度估计问题。网络输出直方图中每个子区间的密度值，训练阶段以截断高斯分布为目标分布、以kl散度为损失函数进行监督，推理阶段则通过各区间的概率与区间中心值的加权求和计算脆弱性估计值。这一分布学习机制的内在优势在于：一方面，相比端到端回归，分布学习提供了更丰富的监督信号，增大了模型的假设空间和学习难度，从而有效防止过拟合并促进泛化；另一方面，相比单纯分类任务，直方图密度估计突破了分类模式中处于同一区间的样本无区分度的理论上限，使得预测值可以在区间内连续变化，获得更精细的估计结果。实验数据表明，分布建模方式的mae和mre相比端到端回归分别降低约73%和68%，验证了上述机理的有效性。

43、综上所述，本技术在性能上取得了全面领先于现有方法的结果：平均绝对误差小于0.02，平均相对误差约为5%，pearson相关系数达到0.98，与真实值表现出强相关性。在推理效率方面，得益于无向图结构适配gpu并行计算以及图神经网络一次前向传播即可完成推理的计算范式，单张电路的推理时间小于1秒，从根本上突破了传统静态分析方法需逐门多次遍历、故障注入方法需海量采样所导致的效率瓶颈。