一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法及系统与流程

本发明涉及电力系统，尤其涉及一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法及系统。

背景技术：

1、在核电厂中，电力系统的稳定性和可靠性是至关重要的。为了确保电力系统的有效管理和维护，需要对系统进行详细的分析和模拟。节点导纳矩阵（y-bus matrix）是电力系统分析中的基础工具，用于描述电力系统中各节点之间的电气连接关系。传统的节点导纳矩阵求解方法主要依赖于中央处理器（central processing unit，cpu）的串行计算，计算量大，运算时间长，无法满足大规模电力系统实时分析的需求。

2、近年来，随着现场可编程逻辑门阵列（field-programmable gate array，fpga）技术的发展，通过并行计算优化节点导纳矩阵求解过程成为一种新的解决方案。fpga具有高度的并行处理能力和灵活的可编程性，能够显著提升计算速度和效率。然而，现有的fpga并行化方法在处理大规模电力系统时仍存在一些问题，如资源利用率低、通信延迟大等。

3、因此，亟需一种新的基于fpga的并行化节点导纳矩阵求解方法及系统，以提高计算效率和资源利用率，满足核电厂电力系统实时分析的需求。

技术实现思路

1、本发明实施例提供了一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法及系统，实现了显著提升计算速度，满足核电厂实时分析需求，且优化了资源利用率。

2、第一方面，本实施例提供了一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法，包括：

3、通过主控系统将电力网络拓扑划分为多个子网，并将每个所述子网映射至现场可编程逻辑门阵列fpga上一个独立的处理单元，其中，每个所述处理单元用于独立处理对应子网的节点导纳矩阵计算；

4、在每个所述处理单元内部，采用稀疏压缩矩阵存储格式对对应子网的节点导纳矩阵进行压缩编码，并存储于所述fpga的片上块状内存中，其中，所述稀疏压缩矩阵存储格式包括压缩行存储格式或者固定长度行存储格式；

5、在每个所述处理单元内部，根据所述电力网络拓扑的求解需求，确定目标求解模式，并基于所述目标求解模式对所述节点导纳矩阵进行求解，其中，所述目标求解模式为下述一种：采用并行三角分解器或乔里斯基分解器的直接法求解模式，或者采用稀疏矩阵向量乘法加速器的迭代法求解模式。

6、第二方面，本实施例提供了一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解系统，包括主控系统和现场可编程逻辑门阵列fpga，所述fpga内配置有多个处理单元：

7、所述主控系统，用于将电力网络拓扑划分为多个子网，并将每个所述子网映射至fpga上一个独立的处理单元，其中，每个所述处理单元用于独立处理对应子网的节点导纳矩阵计算；

8、所述处理单元，用于采用稀疏压缩矩阵存储格式对对应子网的节点导纳矩阵进行压缩编码，并存储于所述fpga的片上块状内存中，其中，所述稀疏压缩矩阵存储格式包括压缩行存储格式或者固定长度行存储格式；

9、所述处理单元，还用于根据所述电力网络拓扑的求解需求，确定目标求解模式，并基于所述目标求解模式对所述节点导纳矩阵进行求解，其中，所述目标求解模式为下述一种：采用并行三角分解器或乔里斯基分解器的直接法求解模式，或者采用稀疏矩阵向量乘法加速器的迭代法求解模式。

10、本发明实施例提供一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法及系统，该方法包括：通过主控系统将电力网络拓扑划分为多个子网，并将每个所述子网映射至现场可编程逻辑门阵列fpga上一个独立的处理单元，其中，每个所述处理单元用于独立处理对应子网的节点导纳矩阵计算；在每个所述处理单元内部，采用稀疏压缩矩阵存储格式对对应子网的节点导纳矩阵进行压缩编码，并存储于所述fpga的片上块状内存中，其中，所述稀疏压缩矩阵存储格式包括压缩行存储格式或者固定长度行存储格式；在每个所述处理单元内部，根据所述电力网络拓扑的求解需求，确定目标求解模式，并基于所述目标求解模式对所述节点导纳矩阵进行求解，其中，所述目标求解模式为下述一种：采用并行三角分解器或乔里斯基分解器的直接法求解模式，或者采用稀疏矩阵向量乘法加速器的迭代法求解模式。上述技术方案，利用fpga的天然并行性，通过分布式处理单元阵列实现了节点导纳矩阵的大规模并行构建与求解，相比传统中央处理器串行计算，显著提升计算速度，满足核电厂实时分析需求，突破了串行计算瓶颈；同时，通过压缩行存储格式或者固定长度行存储格式的稀疏压缩格式，大幅减少了对fpga片上块随机存储器资源的占用，解决了大规模矩阵无法在片上存储的问题，同时通过稀疏化处理避免了大量无效的零元素计算，提升了能效比，优化了资源利用率；此外，在同一硬件架构下集成并行三角分解器或乔里斯基分解器与稀疏矩阵向量乘法加速器，支持直接法与迭代法的灵活切换，将计算时间从秒级缩短至毫秒级，为核电厂电力系统的稳态、瞬态仿真及故障模拟提供了高速底层数据支撑，满足实时性要求。

11、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

1.一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，还包括：

3.根据权利要求2所述的方法，其特征在于，所述当主控系统监测到所述电力网络拓扑发生变化时，确定受影响的更新子网以及更新节点导纳矩阵，包括：

4.根据权利要求1所述的方法，其特征在于，所述并行三角分解器或乔里斯基分解器对所述节点导纳矩阵进行求解的步骤，包括：

5.根据权利要求4所述的方法，其特征在于，所述多级流水线依次包括索引译码阶段、已有分解项查询阶段、乘加单元累计阶段、除法或开方运算阶段、以及结果写回与更新阶段；所述多级流水线采用前向通道与反馈路径相结合的结构。

6.根据权利要求1所述的方法，其特征在于，所述稀疏矩阵向量乘法加速器对所述节点导纳矩阵进行求解的步骤，包括：

7.根据权利要求1所述的方法，其特征在于，所述将每个所述子网映射至现场可编程逻辑门阵列fpga上一个独立的处理单元，包括：

8.根据权利要求1所述的方法，其特征在于，还包括：

9.根据权利要求1所述的方法，其特征在于，所述主控系统与所述fpga之间通过高速接口进行数据交互与指令控制。

10.一种基于现场可编程逻辑门阵列的并行化节点导纳矩阵求解系统，其特征在于，包括主控系统和现场可编程逻辑门阵列fpga，所述fpga内配置有多个处理单元：