一种兼顾高频性能与布线灵活性的MOS管版图变体的制作方法

本发明涉及集成电路布图设计领域，提供了一种兼顾高频性能与布线灵活性的mos管版图变体。

背景技术：

1、为了克服参数化单元由于形状不规则、端口不固定导致的自动化程度低、面积利用率差等缺陷，此前已提出一种具有标准单元-模块化mos管版图结构（参见专利文献cn119808692a，以下简称"基础型模块化结构"）。该技术通过引入规则的布局布线边界、标准单元结构以及模块化设计，初步实现了模拟电路版图的自动化布局与拼接，使mos管版图能够被eda工具识别并参与自动布局布线流程。

2、基础型模块化结构的核心方案：版图主体分为nmos模块、pmos模块及其他器件模块；每个标准单元包含虚拟多晶硅、布局布线边界、电源轨道vdd和地轨道vss；标准单元按照预定规则进行模块化排列，以形成可拼接的版图结构。布局布线边界用于限定标准单元的几何范围，使标准单元在形状和尺寸上保持规则性，并支持多个标准单元在横向和纵向方向上的拼接。

3、然而，随着模拟电路设计向高频与高集成度等专业领域扩展，基础型模块化结构在实际应用中暴露出以下核心技术瓶颈，亟需通过变体结构进行优化：

4、1.固定高度限制与布线资源分配及版图面积利用率的矛盾：高性能模拟单元对晶体管尺寸的调节范围要求较大，而基础型模块化结构中标准单元固定的走线轨道数不仅限制了器件尺寸的上限，还易在复杂逻辑连接下导致布线拥塞。现有技术中虽已提出多种高度的标准单元，但缺乏一种将电源/地轨道间距、有源区尺寸与轨道数量进行联动伸缩的设计方法论，难以在保证标准单元规则性的前提下，实现器件尺寸与布线资源的精细化协同调优。尤其当设计系统中同时包含小尺寸数字逻辑单元与大尺寸模拟驱动单元时，不同高度单元的混合排布对全局版图利用率提出了更高要求。

5、2.高频寄生耦合与敏感区保护的需求：在高频模拟电路中，关键器件对寄生效应高度敏感。若金属走线直接跨越有源区或栅极上方，其引入的寄生电容和信号串扰将严重恶化频率响应。基础型模块化结构难以主动规避这类敏感区域，尽管现有技术中存在布线阻挡层的设置方案，但在设置阻挡层后如何在保证源漏端口电气连接的同时兼容eda工具的布线规则，成为新的技术难题。现有方案通常采用增加单元宽度或使用高层金属跨接的方式，前者导致面积开销增大，后者占用高层布线资源。目前缺乏一种一体化结构设计，在不破坏标准单元框架且兼容eda工具布线规则的前提下，通过端口延伸同时实现敏感区保护与端口电气联通。

技术实现思路

1、本发明的目的在于解决现有mos管版图因单元尺寸灵活性不足及敏感区保护缺失，而导致的模拟电路版图布线密度受限、高频电路性能变差的技术问题。

2、为了实现上述目的，本发明采用以下技术手段：

3、本发明提供了一种兼顾高频性能与布线灵活性的mos管版图变体，基于标准单元-模块化结构，其特征在于，

4、所述标准单元分为标准nmos单元和标准pmos单元，各单元均含布局布线边界、虚拟多晶硅、电源轨道和地轨道，并分别组合为nmos模块和pmos模块。本发明中，将未增设变体结构的上述标准单元定义为基础标准单元。

5、所述标准单元还包括以下至少一种变体结构：

6、可变高度结构：所述布局布线边界的纵向长度为工艺节点下标准走线轨道间距的可变整数倍，所述有源区的纵向尺寸范围由轨道数决定，所述电源轨道与地轨道之间的纵向间距随轨道数自适应伸缩，以提供优化的器件尺寸范围及更宽裕的内部布线通道，单元内各部分（包括有源区、栅极多晶硅、n型注入区（或p型注入区和n阱）、金属1层）的纵向长度随轨道数自适应伸缩，接触孔和通孔数量随尺寸变化而增加或减少。

7、布线阻挡结构：在所述有源区及栅极多晶硅的交叠处设置有布线阻挡层，用于指示eda工具禁止在该区域的特定金属层进行走线；

8、所述布线阻挡结构对应的源极端口和漏极端口为长方形且沿横向向外延伸至所述布线阻挡层覆盖范围之外的过渡区；

9、在版图投影关系下，所述源极端口和漏极端口的侧边位于所述布线阻挡层侧边与所述布局布线边界侧边之间，且间距符合设计规则，不影响电气互连。

10、上述方案中，在所述可变高度结构中，所述布局布线边界的纵向长度是标准走线轨道间距的可变整数倍（标准走线轨道是数字电路后端的基本概念，在同一个工艺中是一样的。现有技术一般用的轨道间距是0.1um，轨道本身可以看成一条线）；当配置为m轨道单元或n轨道单元时，m和n为不同的正整数，所述有源区的纵向长度根据轨道数量的变化进行适应性伸缩，可适配器件的不同尺寸需求。

11、上述方案中，若将所述电源轨道vdd、地轨道vss、所述布局布线边界、所述布线阻挡层、所述源极端口和所述漏极端口投影到同一平面：

12、所述布线阻挡层完全位于所述布局布线边界内；

13、所述源极端口和所述漏极端口的左侧边齐平，且位于所述布线阻挡层左侧边与所述布局布线边界左侧边的中间区域；

14、所述源极端口和所述漏极端口的右侧边齐平，且位于所述布线阻挡层右侧边与所述布局布线边界右侧边的中间区域。

15、上述方案中，当所述标准单元包括所述布线阻挡结构时，在版图投影关系下，

16、所述电源轨道vdd的左侧边、所述地轨道vss的左侧边与所述布局布线边界的左侧边位于同一直线；

17、所述电源轨道vdd的右侧边、所述地轨道vss的右侧边与所述布局布线边界的右侧边位于同一直线；

18、所述源极端口和漏极端口向所述过渡区的横向延伸长度，可使外部连线在不跨越所述布线阻挡层的前提下完成电气连接。

19、上述方案中，所述变体分为nmos变体和pmos变体；

20、所述nmos变体仅包括nmos器件，所述pmos变体仅包括pmos器件；

21、所述变体包括两个虚拟多晶硅，分别设置于有效器件区域的两侧，用于隔离相邻的变体单元，所述虚拟多晶硅不参与电气连接，所述有效器件区域为有源区与栅极多晶硅交叠形成的沟道区域。

22、上述方案中，所述nmos变体包括n型注入区，所述有源区位于所述n型注入区内；

23、所述pmos变体包括n阱和p型注入区，所述p型注入区位于所述n阱内，且所述有源区位于所述p型注入区内；

24、在版图投影关系下，所述nmos变体的有源区位于对应的注入区范围内，所述pmos变体的有源区位于对应的注入区和n阱范围内。

25、上述方案中，所述变体的器件尺寸参数至少包括沟道长度、沟道宽度和插指栅数量；

26、栅极端口采用金属1层实现，并通过接触孔连接至栅极多晶硅；

27、源极端口和漏极端口采用金属2层实现，并通过接触孔连接至有源区；

28、所述多个栅极多晶硅沿横向排列，且其间距符合所处工艺节点的设计规则。

29、上述方案中，所述布局布线边界为围绕所述标准单元设置的闭合边界结构，用于限定标准单元在版图中的占用区域；

30、所述电源轨道和地轨道设置于标准单元的边缘区域，并与所处工艺节点下的数字标准单元电源轨道和地轨道层级一致；

31、所述可变高度结构和布线阻挡结构均遵循所述布局布线边界的网格对齐逻辑，使得所述变体能够被eda工具识别并与同类型标准单元进行自动化拼接。

32、本发明还提供了一种兼顾高频性能与布线灵活性的mos管版图变体的使用方法，包括以下步骤：

33、步骤s1：根据电路设计中各mos管的性能需求，选择对应的所述可变高度结构或布线阻挡结构设定版图参数，生成描述所述变体的gds文件和lef文件；

34、步骤s2：将电路图分为nmos模块和pmos模块，分别采用硬件描述语言描述并生成对应的网表文件；

35、步骤s3：将所述gds文件、lef文件和网表文件输入eda工具，运行自动布局布线；

36、所述eda工具基于所述布局布线边界的网格对齐逻辑，自动调用包含所述性能适配结构的变体进行阵列摆放与拼接，得到完整电路版图。

37、上述方案中，在步骤s3中：

38、所述eda工具先对nmos模块进行自动布局布线生成nmos模块版图，再对pmos模块进行自动布局布线生成pmos模块版图，最后根据模块间的连接关系进行跨模块自动布线；

39、在自动布局布线过程中，对于包含所述布线阻挡结构的变体，eda工具依据lef文件禁止在所述布线阻挡层所覆盖的区域进行走线，并利用延伸至过渡区的源极端口和漏极端口进行信号互连；

40、对于包含所述可变高度结构的变体，eda工具依据所述布局布线边界严格遵循标准走线轨道间距整数倍的对齐逻辑，实现不同高度变体单元在同类型模块内的自动化拼接。

41、因为本发明采用上述技术手段，因此具备以下有益效果：

42、1.本发明通过采用可变高度结构的技术手段，具体而言，将布局布线边界的纵向长度配置为工艺节点下标准走线轨道间距的可变整数倍，并使电源轨道与地轨道之间的纵向间距、以及有源区的纵向长度随轨道数量自适应伸缩，解决了现有自动化生成的mos管版图因固定高度单元限制导致器件尺寸上限受限、且在复杂连接下易产生布线拥塞的技术问题，达到了在保证标准单元网格对齐规则的前提下，实现器件有效沟道宽度与内部布线资源的联动优化，从而显著提升版图面积利用率并消除局部布线瓶颈的效果。

43、现有技术中改变晶体管尺寸或单元高度通常是独立的设计行为，缺乏联动机制；而本发明通过“自适应伸缩”规则，将轨道数量作为单一变量，同步驱动供电轨间距与器件区尺寸的按比例变化，使得单元高度的增加不仅是为了容纳更大的器件，同时也自动转化为可用的水平布线通道，避免了单纯增大器件导致的布线资源匮乏，或单纯增加布线通道导致的器件性能浪费，实现了ppa（性能、功耗、面积）精细化调优的自动化生成基础。

44、2.本发明通过采用布线阻挡结构配合特定形态端口的技术手段，具体而言，在有源区及栅极多晶硅的交叠处设置布线阻挡层以禁止特定金属层走线，同时将源极端口和漏极端口设置为长方形并沿横向向外延伸至布线阻挡层覆盖范围之外的过渡区，且端口侧边位于布线阻挡层侧边与布局布线边界侧边之间，解决了高频应用中金属走线跨越器件敏感区导致寄生耦合严重、信号串扰大，且常规阻挡方案会导致连接困难或面积显著增加的技术问题，达到了在不破坏标准单元框架尺寸、不引入额外高层金属跨接成本的前提下，确保器件与eda工具兼容。

45、若仅设置阻挡层而不改变端口形态，本领域技术人员通常面临“加宽单元连接区”或“高层金属跨过阻挡”两种选择，前者牺牲面积，后者占用高层布线资源；本发明通过将s/d端口本身重构为延伸至阻挡区外的长方形过渡结构，巧妙地在既有单元边界内创造了安全连接空间，将“阻挡”与“连接”整合于统一的版图层几何定义中，使得抗干扰设计不再以牺牲布线性或面积为代价，是一种非显而易见的结构化解决方案。

46、3.本发明通过将可变高度结构与布线阻挡结构进行组合，产生了协同效果，解决了在构建涵盖多种性能规格的标准单元库时，难以同时兼顾高频抗噪声能力与多样化ppa选项、导致设计者在性能权衡时受限于底层物理约束的技术问题。

47、可变高度结构提供了从低功耗小面积到高性能大驱动的多种尺寸选项，解决了“灵活性”问题；布线阻挡结构提供了内置的信号完整性保障，解决了“可靠性”问题；当二者组合实施时，并非各自功能的简单叠加，而是形成了一种“每一个可变尺寸单元都可具备抗噪声能力”的统一架构。这意味着设计者在进行电路设计时，可以自由地根据ppa需求选择不同轨道高度的单元，而无需担心所选单元在高频环境下是否需要额外的屏蔽措施或特殊的布局约束。这种协同效应消除了传统设计中“高性能单元需兼顾抗干扰”与“版图面积与设计复杂度”之间的设计挑战，使得自动化生成的版图在顶层规划层面具备了更高的设计自由度与鲁棒性，这是单一特征无法实现的系统级技术效果。