一种超导量子芯片的制作方法

本申请涉及量子计算，特别是涉及一种超导量子芯片。

背景技术：

1、现有的超导量子比特通常采用浮地型量子比特，即超导量子比特通常由两块相互面对的电容极板和连接两极板的约瑟夫森结元件构成。电容极板通常采用矩形板、半圆板、十字形板或其他大面积的平面型电容板形式。由于平面型电容板通常依赖较大的对地/封装电容来形成电容耦合，在实现多比特的阵列化布局时，占用面积大，远场偶极和封装寄生耦合增加，容易限制阵列间距和布线密度。

2、同时，相关设计中的浮地型量子比特通常采用插指边沿、波浪边沿、局部窄缝或加长相对边界等方式提高耦合电容，然而，该种结构容易引入尖端、细长边缘和局部强电场，从而增加金属边缘、介质表面及衬底界面的电场能量参与率，容易导致尖端电荷积聚的现象，进而影响超导量子比特的性能。

技术实现思路

1、为解决现有技术中在实现多比特的阵列化布局时占用面积大、性能差的技术问题，本申请提供了一种超导量子芯片。

2、本申请提供一种超导量子芯片，包括量子比特阵列和多个可调耦合器；所述量子比特阵列包括呈预设阵列排布的多个量子比特，每个所述量子比特包括第一电极区、第二电极区以及约瑟夫森结元件，所述第一电极区和所述第二电极区分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合，所述约瑟夫森结元件电连接于所述第一电极区和所述第二电极区之间；每个所述可调耦合器分别与至少两个所述量子比特耦合，用于接收外部调控信号以调节所耦合的所述量子比特之间的耦合强度。

3、在一些实施例中，所述可调耦合器包括间隔设置的多个导电元件，多个所述导电元件的第一端分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合，且每个所述导电元件的第二端向外延伸并形成耦合端口，所述耦合端口用于与所述量子比特的第一电极区或第二电极区形成电容耦合。

4、在一些实施例中，所述可调耦合器包括两个所述导电元件，所述可调耦合器为二端口耦合器。

5、在一些实施例中，多个所述量子比特沿第一方向依次排列，相邻两个所述量子比特之间通过一个对应的所述二端口耦合器耦合。

6、在一些实施例中，所述量子比特阵列包括多个阵列单元，所述阵列单元呈多边形设置且多边形的每个顶点上分别设置有一个所述量子比特，多边形每条边上相邻的两个所述量子比特之间通过一个对应的所述二端口耦合器耦合。

7、在一些实施例中，所述量子比特阵列包括多个阵列单元，所述阵列单元呈多边形设置且多边形的中心及每个顶点上分别设置有一个所述量子比特，位于多边形中心的所述量子比特与位于多边形各顶点的所述量子比特之间分别通过一个对应的所述二端口耦合器耦合。

8、在一些实施例中，所述可调耦合器包括n个所述导电元件，所述可调耦合器为n端口耦合器，n为大于或等于3的整数。

9、在一些实施例中，所述量子比特阵列包括多个阵列单元，所述阵列单元呈n边形设置，n边形的每个顶点上分别设置有一个所述量子比特，n边形的中心设置有所述n端口耦合器，n边形顶点上的n个所述量子比特之间通过所述n端口耦合器耦合。

10、在一些实施例中，所述n端口耦合器还包括耦合调控元件，所述耦合调控元件分别与n个所述导电元件电连接，且所述耦合调控元件设置于所述n端口耦合器的中心区域，所述耦合调控元件用于基于所述外部调控信号调节所耦合的所述量子比特之间的耦合强度。

11、在一些实施例中，在所述n端口耦合器中，至少两个所述导电元件的宽度、螺旋间隙、螺旋圈数、螺旋角度均相同。

12、在一些实施例中，所述可调耦合器包括二端口耦合器和n端口耦合器；所述二端口耦合器包括第一导电元件和第二导电元件，所述第一导电元件和所述第二导电元件分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合；所述n端口耦合器包括至少三个导电元件，各所述导电元件分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合；其中，所述二端口耦合器和所述n端口耦合器构成组合耦合器，多个所述量子比特沿所述组合耦合器的周向设置并形成所述量子比特阵列。

13、在一些实施例中，所述可调耦合器与至少两个所述量子比特各自的第二端耦合，所述第二端为所述第一电极区或所述第二电极区远离所述第一电极区与所述第二电极区形成所述电容耦合的区域的一端，且所述第一电极区的第二端与所述第二电极区的第二端分别朝向相反方向延伸。

14、本申请提供了一种超导量子芯片，该芯片包括量子比特阵列和多个可调耦合器；量子比特阵列包括呈预设阵列排布的多个量子比特，每个量子比特包括第一电极区、第二电极区以及约瑟夫森结元件，第一电极区和第二电极区分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合，约瑟夫森结元件电连接于第一电极区和第二电极区之间；每个可调耦合器分别与至少两个量子比特耦合，用于接收外部调控信号以调节所耦合的量子比特之间的耦合强度。其中，第一电极区和第二电极区分别绕同一中心沿螺旋轨迹同向延伸，能够在有限平面内显著增加两电极的有效耦合路径，提高了耦合电容在等效总电容中的占比，这不仅增强了比特间的电荷噪声抑制能力，而且由于螺旋结构的高电容密度，允许在维持目标耦合强度前提下大幅缩减电极区物理面积；同时，两电极绕同一中心同向延伸所形成的高度对称构型，有效抑制了远场偶极辐射，大幅削弱了芯片与封装壳体间的寄生耦合，从而为多比特阵列中的紧凑布局和密集布线创造了宽松的物理空间，有利于实现超导量子芯片的小型化和高密度集成设计。此外，螺旋轨迹平滑连续、无尖锐拐角的几何特征，从电磁学上消除了局部尖端电荷积聚和强电场集中现象，使电场能量沿螺旋路径均匀分布，这不仅降低了非线性介电损耗对比特相干时间的劣化影响，还提升了纳米加工中图形精度的可控性和芯片制造的一致性良率。

1.一种超导量子芯片，其特征在于，包括：

2.根据权利要求1所述的超导量子芯片，其特征在于，所述可调耦合器包括间隔设置的多个导电元件，多个所述导电元件的第一端分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合，且每个所述导电元件的第二端向外延伸并形成耦合端口，所述耦合端口用于与所述量子比特的第一电极区或第二电极区形成电容耦合。

3.根据权利要求2所述的超导量子芯片，其特征在于，所述可调耦合器包括两个所述导电元件，所述可调耦合器为二端口耦合器。

4.根据权利要求3所述的超导量子芯片，其特征在于，

5.根据权利要求3所述的超导量子芯片，其特征在于，所述量子比特阵列包括多个阵列单元，所述阵列单元呈多边形设置且多边形的每个顶点上分别设置有一个所述量子比特，多边形每条边上相邻的两个所述量子比特之间通过一个对应的所述二端口耦合器耦合。

6.根据权利要求3所述的超导量子芯片，其特征在于，所述量子比特阵列包括多个阵列单元，所述阵列单元呈多边形设置且多边形的中心及每个顶点上分别设置有一个所述量子比特，位于多边形中心的所述量子比特与位于多边形各顶点的所述量子比特之间分别通过一个对应的所述二端口耦合器耦合。

7.根据权利要求2所述的超导量子芯片，其特征在于，所述可调耦合器包括n个所述导电元件，所述可调耦合器为n端口耦合器，n为大于或等于3的整数。

8.根据权利要求7所述的超导量子芯片，其特征在于，所述量子比特阵列包括多个阵列单元，所述阵列单元呈n边形设置，n边形的每个顶点上分别设置有一个所述量子比特，n边形的中心设置有所述n端口耦合器，n边形顶点上的n个所述量子比特之间通过所述n端口耦合器耦合。

9.根据权利要求7所述的超导量子芯片，其特征在于，所述n端口耦合器还包括耦合调控元件，所述耦合调控元件分别与n个所述导电元件电连接，且所述耦合调控元件设置于所述n端口耦合器的中心区域，所述耦合调控元件用于基于所述外部调控信号调节所耦合的所述量子比特之间的耦合强度。

10.根据权利要求7所述的超导量子芯片，其特征在于，在所述n端口耦合器中，至少两个所述导电元件的宽度、螺旋间隙、螺旋圈数、螺旋角度均相同。

11.根据权利要求1所述的超导量子芯片，其特征在于，所述可调耦合器包括二端口耦合器和n端口耦合器；所述二端口耦合器包括第一导电元件和第二导电元件，所述第一导电元件和所述第二导电元件分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合；所述n端口耦合器包括至少三个导电元件，各所述导电元件分别绕同一中心沿螺旋轨迹同向延伸以形成电容耦合；

12.根据权利要求1所述的超导量子芯片，其特征在于，所述可调耦合器与至少两个所述量子比特各自的第二端耦合，所述第二端为所述第一电极区或所述第二电极区远离所述第一电极区与所述第二电极区形成所述电容耦合的区域的一端，且所述第一电极区的第二端与所述第二电极区的第二端分别朝向相反方向延伸。