可测试性设计验证步骤生成装置、方法及存储介质与流程

本公开涉及集成电路设计自动化，尤其涉及一种可测试性设计验证步骤生成装置、方法及存储介质。

背景技术：

1、集成电路完成可测试性设计（design for test，dft）后，通常需要借助电子设计自动化（electronic design automation，eda）工具对扫描链、测试逻辑和测试向量生成过程进行验证。验证流程涉及若干具有先后关系的操作步骤，工程人员通常根据芯片项目采用的工艺、设计规模、设计流程和扫描配置，编写工具命令语言（tool command language，tcl）脚本、命令解释器（shell）脚本或项目配置文件，并按照预定顺序调用对应工具。

2、不同芯片项目采用的设计数据存在差异，同一项目的设计数据也可能随设计版本调整而发生变化。现有方式主要依赖工程人员结合项目经验选择验证步骤并维护步骤顺序。当设计数据发生变化时，工程人员需要重新核对脚本或配置文件中的步骤设置，容易出现验证步骤与当前设计数据不对应的情况。

3、因此，现有可测试性设计验证流程难以根据当前集成电路的设计数据形成与芯片设计特征相适配的验证步骤信息。

技术实现思路

1、本公开提供了一种可测试性设计验证步骤生成装置、方法及存储介质；能够根据当前集成电路的设计数据，自动生成与芯片设计特征相适配且按照相应执行顺序组织的验证步骤信息。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开提供了一种可测试性设计验证步骤生成装置。该装置包括处理器。处理器获取集成电路的设计数据并提取芯片特征信息。随后，处理器根据芯片特征信息确定相匹配的原子验证步骤、复合步骤类别及执行顺序，并按照复合步骤类别对相匹配的原子验证步骤进行归集，将属于同一复合步骤类别的原子验证步骤按照相应的执行顺序排列，形成对应的复合验证步骤。完成复合验证步骤的生成后，处理器对复合验证步骤进行组织，生成包含复合验证步骤的验证步骤信息。

4、第二方面，本公开提供了一种可测试性设计验证步骤生成方法。实施该方法时，先获取集成电路的设计数据并提取芯片特征信息。根据芯片特征信息确定相匹配的原子验证步骤，同时确定相匹配的原子验证步骤所属的复合步骤类别及执行顺序。随后按照复合步骤类别生成复合验证步骤。在生成过程中，将与复合步骤类别对应的原子验证步骤按照执行顺序排列，并纳入相应的复合验证步骤。完成复合验证步骤的生成后，对形成的复合验证步骤进行组织，得到包含复合验证步骤的验证步骤信息。

5、第三方面，本公开提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，实现可测试性设计验证步骤生成方法。

1.一种可测试性设计验证步骤生成装置，其特征在于，包括处理器，所述处理器被配置为：

2.根据权利要求1所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器还被配置为：

3.根据权利要求2所述的可测试性设计验证步骤生成装置，其特征在于，所述任务实例包括与所述复合验证步骤中的各原子验证步骤对应的子任务，所述子任务按照所述执行顺序排列。

4.根据权利要求3所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器被配置为：

5.根据权利要求4所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器被配置为：

6.根据权利要求1所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器还被配置为：

7.根据权利要求6所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器被配置为：

8.根据权利要求1所述的可测试性设计验证步骤生成装置，其特征在于，所述装置还包括与所述处理器连接的存储器；

9.根据权利要求8所述的可测试性设计验证步骤生成装置，其特征在于，所述处理器被配置为：

10.根据权利要求1所述的可测试性设计验证步骤生成装置，其特征在于，所述装置还包括与所述处理器连接的存储器，所述存储器存储步骤匹配规则，所述步骤匹配规则包括芯片特征条件与原子验证步骤之间的对应关系，并记录所述原子验证步骤所属的复合步骤类别以及所述原子验证步骤的执行顺序；

11.根据权利要求1所述的可测试性设计验证步骤生成装置，其特征在于，所述设计数据包括网表文件、工艺库文件、设计约束文件、扫描链配置文件、项目配置文件以及项目需求文件中的至少一种；

12.一种可测试性设计验证步骤生成方法，其特征在于，包括：

13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时，实现权利要求12所述的可测试性设计验证步骤生成方法。