芯片、电子设备、计算任务的执行方法、装置和介质与流程

本公开涉及芯片领域，特别是涉及一种芯片、电子设备、计算任务的执行方法、计算任务的执行装置、计算机设备、计算机可读存储介质和计算机程序产品。

背景技术：

1、随着人工智能和移动终端市场的蓬勃发展，业界对小型化、高能效的计算方案需求日益增长。边缘设备、终端场景和各类嵌入式系统都需要芯片在有限空间内提供足够的算力，并控制功耗与成本，以适配多种应用需求。如何在满足性能的同时，进一步压缩芯片体积和制造成本，仍是当前行业的重要挑战。

2、在此部分中描述的方法不一定是之前已经设想到或采用的方法。除非另有指明，否则不应假定此部分中描述的任何方法仅因其包括在此部分中就被认为是现有技术。类似地，除非另有指明，否则此部分中提及的问题不应认为在任何现有技术中已被公认。

技术实现思路

1、提供一种缓解、减轻或甚至消除上述问题中的一个或多个的机制将是有利的。

2、根据本公开的一方面，提供了一种芯片，包括：一个或多个逻辑芯粒，其中的每一个逻辑芯粒包括：一个或多个计算核心；第一数量的pcie接口；以及第二数量的ucie接口，其中，一个或多个逻辑芯粒用于执行计算任务，并且芯片所包括的逻辑芯粒数量是可定制的，其中，在逻辑芯粒数量被定制为多个时，多个逻辑芯粒之间经由多个逻辑芯粒各自所包括的pcie接口和/或ucie接口形成数据连接，以使多个逻辑芯粒协同执行计算任务。

3、根据本公开的另一方面，提供了一种电子设备，包括上述芯片。

4、根据本公开的再另一方面，提供了一种计算任务的执行方法，用于执行计算任务的芯片包括数量可定制的多个逻辑芯粒。该方法包括：确定计算任务和芯片所包括的逻辑芯粒数量；基于逻辑芯粒数量，将计算任务拆分为多个子计算任务并分配给多个逻辑芯粒；利用多个逻辑芯粒执行多个子计算任务，得到多个子计算任务的处理结果；以及将多个子计算任务的处理结果进行汇总，得到计算任务的处理结果。

5、根据本公开的再另一方面，提供了一种计算任务的执行装置，包括用于执行计算任务的芯片，芯片包括数量可定制的多个逻辑芯粒。该装置包括：逻辑芯粒数量确定单元，被配置为确定计算任务和芯片所包括的逻辑芯粒数量；计算任务拆分单元，被配置为基于逻辑芯粒数量，将计算任务拆分为多个子计算任务并分配给多个逻辑芯粒；子计算任务执行单元，被配置为利用多个逻辑芯粒执行多个子计算任务，得到多个子计算任务的处理结果；以及结果汇总单元，被配置为将多个子计算任务的处理结果进行汇总，得到计算任务的处理结果。

6、根据本公开的另一方面，提供了一种计算机设备，包括：至少一个处理器；以及存储器，其上存储有计算机程序。该计算机程序在被处理器执行时，使该处理器执行上述方法。

7、根据本公开的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序。该计算机程序被处理器执行时，使该处理器执行上述方法。

8、根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序。该计算机程序被处理器执行时，使该处理器执行上述方法。

9、根据本公开的另一方面，提供了一种芯片的制造方法，用于制造上述芯片。

10、根据本公开的一个或多个实施例，本公开通过定制芯片中逻辑芯粒的数量，可实现不同规模的算力配置，从而提供了一种高度灵活的算力解决方案。该方案能够在不改变逻辑芯粒的结构的情况下针对不同算力需求场景定制出相应算力规模的芯片，在满足了多样化场景需求的同时降低了芯片研发成本。

11、应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

1.一种芯片，包括：

2.根据权利要求1所述的芯片，其中，所述一个或多个逻辑芯粒中的每一个逻辑芯粒还包括：

3.根据权利要求1所述的芯片，还包括：

4.根据权利要求3所述的芯片，其中，所述一个或多个逻辑芯粒的存储空间的地址通过统一的地址映射表进行管理，所述地址映射表的总容量为单个逻辑芯粒对应的存储空间的8倍，所述一个或多个逻辑芯粒各自的存储空间在所述地址映射表中占据独立的地址段。

5.根据权利要求1至4中任一项所述的芯片，其中，所述逻辑芯粒数量可定制为一个、两个、四个或八个，所述第一数量的pcie接口包括两组pcie接口，所述第二数量的ucie接口包括两组ucie接口。

6.根据权利要求5所述的芯片，其中，在所述逻辑芯粒数量被定制为一个时，所述一个逻辑芯粒的一组或两组pcie接口用于连接外部设备。

7.根据权利要求5所述的芯片，其中，在所述逻辑芯粒数量被定制为两个时，所述两个逻辑芯粒之间经由所述两个逻辑芯粒各自的一组pcie接口形成数据连接，其中一个逻辑芯粒的另一组pcie接口用于连接外部设备。

8.根据权利要求5所述的芯片，其中，在所述逻辑芯粒数量被定制为四个时，所述四个逻辑芯粒经由所述四个逻辑芯粒各自所包括的两组ucie接口形成环状数据连接，其中一个逻辑芯粒的一组或两组pcie接口用于连接外部设备。

9.根据权利要求5所述的芯片，其中，在所述逻辑芯粒数量被定制为八个时，所述芯片还包括io芯粒，所述io芯粒包括用于连接外部设备的pcie接口和八组ucie接口，所述八个逻辑芯粒中的每一个逻辑芯粒经由该逻辑芯粒所包括的一组ucie接口与所述io芯粒的一组ucie接口形成数据连接。

10.一种电子设备，包括根据权利要求1-9中任一项所述的芯片。

11.一种计算任务的执行方法，用于执行所述计算任务的芯片包括数量可定制的多个逻辑芯粒，所述方法包括：

12.根据权利要求11所述的方法，其中，所述计算任务包括神经网络模型的推理任务，其中，所述基于所述逻辑芯粒数量，将所述计算任务拆分为多个子计算任务包括：

13.根据权利要求12所述的方法，其中，所述基于所述算子的总数和所述逻辑芯粒数量，确定所述多个逻辑芯粒各自需要运算的算子的数量包括：

14.根据权利要求13所述的方法，其中，所述逻辑芯粒的数量可定制为两个、四个或八个，所述芯片还包括：

15.根据权利要求14所述的方法，其中，基于所述算子的总数和所述逻辑芯粒数量，确定所述多个逻辑芯粒各自需要运算的算子的数量包括：

16.根据权利要求14所述的方法，其中，所述多个逻辑芯粒的存储空间的地址通过统一的地址映射表进行管理，所述地址映射表的总容量为单个逻辑芯粒对应的存储空间的8倍，所述多个逻辑芯粒各自的存储空间在所述地址映射表中占据独立的地址段。

17.根据权利要求16所述的方法，其中，所述将所述多个子计算任务的处理结果进行汇总，得到所述计算任务的处理结果包括：

18.根据权利要求11-17中任一项所述的方法，其中，所述多个逻辑芯粒中的一个逻辑芯粒包括控制cpu，其中，所述确定所述计算任务和所述逻辑芯粒数量以及所述将所述计算任务拆分为所述多个子计算任务是由所述控制cpu执行的。

19.一种计算任务的执行装置，包括用于执行所述计算任务的芯片，所述芯片包括数量可定制的多个逻辑芯粒，所述装置包括：

20.一种计算机设备，包括：

21.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，使所述处理器执行权利要求11-18中任一项所述方法。

22.一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时，使所述处理器执行权利要求11-18中任一项所述方法。

23.一种芯片的制造方法，用于制造权利要求1-9中任一项所述的芯片。