一种主板DDR通道极限能力测试装置、方法、终端及介质与流程

一种主板ddr通道极限能力测试装置、方法、终端及介质
技术领域
1.本发明涉及主板ddr通道测试领域，具体涉及一种主板ddr通道极限能力测试装置、方法、终端及介质。


背景技术：

2.服务器是计算机的一种，它比普通计算机运行更快、负载更高、价格更贵。服务器在网络中为其它客户机提供计算或者应用服务。服务器具有高速的cpu运算能力、长时间的可靠运行、强大的i/o外部数据吞吐能力以及更好的扩展性。
3.内存(memory)是计算机的重要部件，也称内存储器和主存储器，它用于暂时存放cpu中的运算数据，以及与硬盘等外部存储器交换的数据。它是外存与cpu进行沟通的桥梁，计算机中所有程序的运行都在内存中进行，内存性能的强弱影响计算机整体发挥的水平。只要计算机开始运行，操作系统就会把需要运算的数据从内存调到cpu中进行运算，当运算完成，cpu将结果传送出来。
4.内存条即是将内存颗粒集成在一块pcb上，也常常被称作dimm，通常有两个或多个独立的dram芯片组，连接到相同的地址和数据总线；每个这样的集合称为排名。由于所有等级共享相同的总线，因此在任何给定时间只能访问一个等级；它通过激活相应的秩的芯片选择（cs）信号来指定。通过使其相应的cs信号停用，在操作期间停用所有其他等级。dimm通常制造每个模块最多有四个等级。
5.若内存条发生错误则会造成整个服务器系统宕机，从而带来一些列的数据丢失问题，更甚者会带来硬件损坏。对内存条的信号完整性进行把控就显得极其重要。当前对内存条进行信号完整性检测常用的方法是rmt测试，用此来判断好坏,将内存条固定在服务器主板插槽（slot）上，相当于是一种固定损耗（loss）的链路上，整个内存条链路的loss无法改变。因为主板ddr链路本身是固定的，所以无法探求到其链路的极限能力。


技术实现要素：

6.为解决上述问题，本发明提供一种主板ddr通电极限能力测试装置、方法、终端及介质，通过硬件结构对服务器ddr通道的损耗值进行补偿，从而探求出ddr通道的极限能力。
7.第一方面，本发明的技术方案提供一种主板ddr通道极限能力测试装置，包括转接板和控制芯片，转接板上设置有转接插件和内存条插槽，转接插件与内存条插槽之间连接有多组线缆，每组线缆的长度不同，每根线缆上均设置有电子开关，电子开关与控制芯片电连接；测试时，转接插件插接到主板上的内存条插槽，转接板上的内存条插槽插接内存条；每轮测试，控制芯片控制一组线缆的所有电子开关闭合，其他组线缆的所有电子开关断开，进行内存条rmt测试，测试结果满足测试标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力。
8.进一步地，转接插件为金手指。
9.进一步地，控制芯片接收测试终端发送的线缆组通断指令，根据线缆组通断指令控制各组线缆电子开关的通断。
10.进一步地，控制芯片为stm32单片机。
11.第二方面，本发明的技术方案提供一种主板ddr通道极限能力测试方法，包括以下步骤：向控制芯片发送线缆组通断指令；接收控制芯片发送的线缆组通断完成反馈；触发内存条rmt测试；收集测试结果；查找测试结果满足测试标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力；其中，每轮测试控制一组线缆的所有电子开关闭合，其他组线缆的所有电子开关断开。
12.进一步地，该方法具体包括以下步骤：将各组线缆按照长度从短到长排序；选择排序列表的第一组线缆进行电子开关闭合，触发内存条rmt测试；判断测试结果是否大于标准值；若否，则发出测试异常提示；若是，则再选择排序列表的第二组线缆进行电阻开关闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果小于标准值的线缆组，该线缆组的前一组线缆的长度对应的损耗补偿值即主板ddr通道极限能力。
13.进一步地，该方法具体包括以下步骤：将各组线缆按照长度从短到长排序，记共有n组线缆；选择第i组线缆进行电子开关闭合，触发内存条rmt测试；其中，i=向上取整（n/2）;判断第i组线缆对应的测试结果是否大于标准值；若是，则根据以下公式计算下一次进行电子开关闭合的线缆组，n=向下取整（（ui-u）/k），其中k为步长，ui为第i组线缆对应的测试结果，u为标准值；若n《1，则第i组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；若n≥1，则下一次选择第i n组线缆进行电子开关闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果小于标准值的线缆组，该线缆组记为第k n组线缆；选择第k n-1组线缆进行电子开关闭合，触发内存条rmt测试；判断第k n-1组线缆对应的测试结果是否小于标准值；若否，则第k n-1组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；若是，则选择第k n-2组线缆进行电子开关闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果大于标准值的线缆组，记为第k j组线缆，则第k j组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；其中，j=1、
…
、n-1。
14.进一步地，该方法具体还包括：
若第i组线缆对应的测试结果小于标准值，则根据以下公式计算下一次进行电子开关闭合的线缆组，n=向下取整（（u-ui）/k）；若n《1，则第i组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；若n≥1，则下一次选择第i-n组线缆进行电子开关闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果大于标准值的线缆组，该线缆组记为第k-n组线缆；选择第k-n 1组线缆进行电子开关闭合，触发内存条rmt测试；判断第k-n 1组线缆对应的测试结果是否小于标准值；若否，则第k-n 1组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；若是，则选择第k-n 2组线缆进行电子开关闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果大于标准值的线缆组，记为第k-j组线缆，则第k-j组线缆的长度对应的损耗补偿值即主板ddr通道极限能力；其中，j=1、
…
、n 1。
15.第三方面，本发明的技术方案提供一种终端，包括：存储器，用于存储主板ddr通道极限能力测试程序；处理器，用于执行所述主板ddr通道极限能力测试程序时实现如上述任一项所述主板ddr通道极限能力测试方法的步骤。
16.第四方面，本发明的技术方案提供一种计算机可读存储介质，所述可读存储介质上存储有主板ddr通道极限能力测试程序，所述主板ddr通道极限能力测试程序被处理器执行时实现如上述任一项所述主板ddr通道极限能力测试方法的步骤。
17.本发明提供的一种主板ddr通道极限能力测试装置、方法、终端及介质，相对于现有技术，具有以下有益效果：设置转接板，转接板上设置不同长度的线缆组，用不同长度的线缆组接出内存条插槽，改变链路损耗值，进行不同损耗值的步长，测试不同链路损耗值下的信号完整性，从而探索出主板ddr通道的极限能力。本发明装置结构简单，测试方法简单可靠，可快速确定主板ddr通道的极限能力。
附图说明
18.为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1是本发明实施例提供的一种主板ddr通道极限能力测试装置结构示意图。
20.图2是本发明实施例提供的一种主板ddr通道极限能力测试方法流程示意图。
21.图3是本发明实施例对于第一种线缆组选通规则的主板ddr通道极限能力的测试方法流程示意图。
22.图4是本发明实施例对于第二种线缆组选通规则的主板ddr通道极限能力的测试方法流程示意图。
23.图5是本发明实施例提供的一种终端的结构示意图。
24.图中，1-转接板，2-控制芯片，3-转接插件，4-内存条插槽，5-线缆，6-电子开关。
具体实施方式
25.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
26.图1是本发明实施例提供的一种主板ddr通道极限能力测试装置结构示意图，如图1所示，该装置包括转接板1和控制芯片2。
27.转接板1上设置有转接插件3和内存条插槽4，转接插件3与内存条插槽4之间连接有多组线缆5，每组线缆5的长度不同。可以理解的是，每组线缆5的所包含的线缆5数量与内存条插槽4的引脚数量相同，例如每组线缆5包含40根线缆5，每一引脚通过一线缆5连接至转接插接，每一组线缆5的若干根线缆5长度相同。
28.每根线缆5上均设置电子开关6，电子开关6与控制芯片2电连接。控制芯片2控制电子开关6的通断，可以理解的是，每轮测试，控制芯片2控制一组线缆5的所有电子开关6闭合，其他组线缆5的所有电子开关6断开，信号通过电子闭合的线缆组传输，测试该线缆组长度下的信号完整性。可以测试出多组不同长度链路的信号完整性。
29.测试时，转接插件3插接到主板上的内存条插槽，转接板1上的内存条插槽4插接内存条。选择一组线缆5接通，进行内存条rmt测试，保存测试结果。从所有组线缆5中找出测试结果满足标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力。
30.控制芯片2接收测试终端发送的线缆组通断指令，根据线缆组通断指令控制各组线缆5电子开关6的通断，测试终端可根据线缆组通断规则发出通断指令，控制下一次测试的需选择的线缆组，例如依次测试各组线缆5，或者测试终端根据每次的测试结果调整下一次测试的线缆组。
31.在一些具体实施例中，控制芯片2可选用stm单片机。转接插件3可采用金手指。
32.另外可以理解的是，可针对不同内存条进行测试，内存条在转接板1上的内存条插槽4插拔，而不影响服务器主板上的内存条插槽4，不影响服务器主板上的内存条插槽4的使用寿命，保护主板。
33.上文中对于一种主板ddr通道极限能力测试装置的实施例进行了详细描述，基于上述实施例描述的主板ddr通道极限能力测试装置，本发明实施例还提供了一种与该装置对应的主板ddr通道极限能力测试方法。
34.图2是本发明实施例提供的一种主板ddr通道极限能力测试方法流程示意图，如图2所示，该方法包括以下步骤。
35.s1，向控制芯片2发送线缆组通断指令。
36.s2，接收控制芯片2发送的线缆组通断完成反馈。
37.s3，触发内存条rmt测试。
38.s4，收集测试结果。
39.s5，查找测试结果满足测试标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力。
40.需要说明的是，向控制芯片2发送线缆组通断指令时，每轮测试控制一组线缆5的
所有电子开关6闭合，其他组线缆5的所有电子开关6断开。例如，当前状态是第2组线缆5的电子开关6接通，而本次测试需要基于第3组线缆5进行测试，可向控制芯片2发送第3组线缆5接通的指令，控制芯片2接收到指令后，首先断开第2组线缆5的电子开关6，然后接通第3组线缆5的电子开关6，接通完成后向测试终端反馈线缆组通断完成的信息。
41.测试终端接收到线缆组通断完成信息后，触发内存条进行rmt测试，收集测试结果，根据测试结果确定主板ddr通道极限能力或者确定下一次测试需接通的线缆组。
42.根据线缆组的组数量不同，可选择不同的线缆组选通规则，例如对于线缆组数量较少的情况按从短到长的顺序依次选择各组线缆5，对于线缆组数量较多的情况从中间开始选择。
43.如图3所示，对于第一种线缆组选通规则，对主板ddr通道极限能力的测试具体包括以下步骤。
44.s101，将各组线缆5按照长度从短到长排序。
45.s102，选择排序列表的第一组线缆5进行电子开关6闭合，触发内存条rmt测试。
46.s103，判断测试结果是否大于标准值；s104，若否，则发出测试异常提示。
47.s105，若是，则再选择排序列表的第二组线缆5进行电阻开关闭合，触发内存条rmt测试；s106，以此类推，直到首次出现测试结果小于标准值的线缆组，该线缆组的前一组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
48.需要说明的是，第一组线缆5的长度最短，一般第一组线缆5的测试结果大于标准值。然而难免有主板ddr通道的极限能力较低的情况，这时即使是长度最短的第一组线缆5对应的测试结果也小于标准值，此时可发出测试异常提示，提示主板ddr通道的极限能力可能是内存条直接插接在主板内存条插槽上。
49.例如，选择1款dimm进行rmt测试，供三组线缆5，分别是线缆组a、线缆组b和线缆组c。其中线缆组a的长度大于线缆组b的长度，线缆组b的长度大于线缆组c的长度。
50.首先闭合线缆组a上的电子开关6，将线缆组a长度接入链路中，进行rmt测试，将其测试结果记录为r1。
51.测试结果r1与标准值u比对，若r1》u，即进入下一环节。下一环节是，断开线缆组a上的电子开关6，接通线缆组b上的电子开关6，将线缆组b长度接入链路中，进行rmt测试，将其测试结果记录为r2。
52.测试结果r2与标准值u比对，若r2《u，则确定线缆组a的长度损耗补偿值即主板ddr通道极限能力。无需再测试线缆组c。
53.如图4所示，对于第二种线缆组选通规则，对于线缆组数量较多的情况，可减少测试次数，对主板ddr通道极限能力的测试具体包括以下步骤。
54.s201，将各组线缆5按照长度从短到长排序，记共有n组线缆5。
55.s202，选择第i组线缆5进行电子开关6闭合，触发内存条rmt测试；其中，i=向上取整（n/2）。
56.s203，判断第i组线缆5对应的测试结果ui是否大于标准值u。
57.s204，若是，则根据以下公式计算下一次进行电子开关6闭合的线缆组；否则进入
步骤s212。
58.n=向下取整（（ui-u）/k），其中k为步长。
59.k根据用户需要设定，k越小测试次数越多，k越大测试次数越少。
60.s205，若n《1，则第i组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
61.s206，若n≥1，则下一次选择第i n组线缆5进行电子开关6闭合，触发内存条rmt测试。
62.s207，以此类推，直到首次出现测试结果小于标准值的线缆组，该线缆组记为第k n组线缆5。
63.即在每次n≥1的情况下，直到首次出现测试结果小于标准值的线缆组，在根据后续步骤s208-s211最终确定出主板ddr通道极限能力。
64.s208，选择第k n-1组线缆5进行电子开关6闭合，触发内存条rmt测试。
65.s209，判断第k n-1组线缆5对应的测试结果是否小于标准值。
66.s210，若否，则第k n-1组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
67.s211，若是，则选择第k n-2组线缆5进行电子开关6闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果大于标准值的线缆组，记为第k j组线缆5，则第k j组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力；其中，j=1、
…
、n-1。
68.需要说明的是，步骤s208-s211是为了提高测试精度，若用户对精度要求不高，在步骤s207找出首次出现测试结果小于标准值的线缆组（第k n组线缆5）后，也可直接确定第k组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
69.s212，若第i组线缆5对应的测试结果小于标准值，则根据以下公式计算下一次进行电子开关6闭合的线缆组，n=向下取整（（u-ui）/k）。
70.s213，若n《1，则第i组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
71.s214，若n≥1，则下一次选择第i-n组线缆5进行电子开关6闭合，触发内存条rmt测试。
72.s215，以此类推，直到首次出现测试结果大于标准值的线缆组，该线缆组记为第k-n组线缆5。
73.即在每次n≥1的情况下，直到首次出现测试结果小于标准值的线缆组，在根据后续步骤s216-s219最终确定出主板ddr通道极限能力。
74.s216，选择第k-n 1组线缆5进行电子开关6闭合，触发内存条rmt测试。
75.s217，判断第k-n 1组线缆5对应的测试结果是否小于标准值。
76.s218，若否，则第k-n 1组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
77.s219，若是，则选择第k-n 2组线缆5进行电子开关6闭合，触发内存条rmt测试；以此类推，直到首次出现测试结果大于标准值的线缆组，记为第k-j组线缆5，则第k-j组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力；其中，j=1、
…
、n 1。
78.需要说明的是，步骤s216-s219是为了提高测试精度，若用户对精度要求不高，在步骤s215找出首次出现测试结果小于标准值的线缆组（第k-n组线缆5）后，也可直接确定第
k组线缆5的长度对应的损耗补偿值即主板ddr通道极限能力。
79.例如，有9组补偿值，按长度从小到大，分别为h1、h2、h3、h4、h5、h6、h7、h8、h9，rmt标准结果记录为u。
80.首先将h5补偿值接入链路中，进行rmt测试，测试结果记录为u5。
81.若u5-u》0，计算n=向下取整（（u5-u）/3）=3。
82.根据n的取值3，下一次将h8补偿值接入链路中，进行rmt测试，测试结果记录为u8。
83.若u8-u》0，计算n=向下取整（（u8-u）/3）=0.3。则h8对应的损耗补偿值即主板ddr通道极限能力。
84.若u8-u《0，如果精度要求不高，则确定h5对应的损耗补偿值即主板ddr通道极限能力。若精度要求较高，则下一次将h7补偿值计入链路中，进行rmt测试，测试结果记录为u7。
85.若u7-u》0，则h7对应的损耗补偿值即主板ddr通道极限能力。
86.如果u5-u《0，计算n=向下取整（（u-u5）/3）=3。
87.根据n的取值3，下一次将h2补偿值接入链路中，进行rmt测试，测试结果记录为u2。
88.若u2-u》0，计算n=向下取整（（u8-u）/3）=0.3。则h2对应的损耗补偿值即主板ddr通道极限能力。
89.若u2-u《0，如果精度要求不高，则确定h5对应的损耗补偿值即主板ddr通道极限能力。若精度要求较高，则下一次将h3补偿值计入链路中，进行rmt测试，测试结果记录为u3。
90.若u3-u》0，则h3对应的损耗补偿值即主板ddr通道极限能力。
91.本发明通过硬件结构对服务器ddr通道的损耗值进行补偿，从而探求出ddr通道的极限能力。具体地，本发明设置转接板1，转接板1上设置不同长度的线缆组，用不同长度的线缆组接出内存条插槽4，改变链路损耗值，进行不同损耗值的步长，测试不同链路损耗值下的信号完整性，从而探索出主板ddr通道的极限能力。本发明装置结构简单，测试方法简单可靠，可快速确定主板ddr通道的极限能力。
92.图5为本发明实施例提供的一种终端装置500的结构示意图，包括：处理器510、存储器520及通信单元530。所述处理器510用于实现存储器520中保存的主板ddr通道极限能力测试程序时实现以下步骤：s1，向控制芯片2发送线缆组通断指令；s2，接收控制芯片2发送的线缆组通断完成反馈；s3，触发内存条rmt测试；s4，收集测试结果；s5，查找测试结果满足测试标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力。
93.本发明转接板1上设置不同长度的线缆组，用不同长度的线缆组接出内存条插槽4，改变链路损耗值，进行不同损耗值的步长，测试不同链路损耗值下的信号完整性，从而探索出主板ddr通道的极限能力。本发明装置结构简单，测试方法简单可靠，可快速确定主板ddr通道的极限能力。
94.该终端装置500包括处理器510、存储器520及通信单元530。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部
件，或者组合某些部件，或者不同的部件布置。
95.其中，该存储器520可以用于存储处理器510的执行指令，存储器520可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器（sram），电可擦除可编程只读存储器（eeprom），可擦除可编程只读存储器（eprom），可编程只读存储器（prom），只读存储器（rom），磁存储器，快闪存储器，磁盘或光盘。当存储器520中的执行指令由处理器510执行时，使得终端500能够执行以下上述方法实施例中的部分或全部步骤。
96.处理器510为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器520内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(integrated circuit，简称ic) 组成，例如可以由单颗封装的ic 所组成，也可以由连接多颗相同功能或不同功能的封装ic而组成。举例来说，处理器510可以仅包括中央处理器(central processing unit，简称cpu)。在本发明实施方式中，cpu可以是单运算核心，也可以包括多运算核心。
97.通信单元530，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
98.本发明还提供一种计算机存储介质，这里所说的存储介质可为磁碟、光盘、只读存储记忆体（英文：read-only memory，简称：rom）或随机存储记忆体（英文：random access memory，简称：ram）等。
99.计算机存储介质存储有主板ddr通道极限能力测试程序，所述主板ddr通道极限能力测试程序被处理器执行时实现以下步骤：s1，向控制芯片2发送线缆组通断指令；s2，接收控制芯片2发送的线缆组通断完成反馈；s3，触发内存条rmt测试；s4，收集测试结果；s5，查找测试结果满足测试标准且与标准值最接近的线缆组长度对应的损耗补偿值即主板ddr通道极限能力。
100.本发明转接板1上设置不同长度的线缆组，用不同长度的线缆组接出内存条插槽4，改变链路损耗值，进行不同损耗值的步长，测试不同链路损耗值下的信号完整性，从而探索出主板ddr通道的极限能力。本发明装置结构简单，测试方法简单可靠，可快速确定主板ddr通道的极限能力。
101.本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如u盘、移动硬盘、只读存储器（rom，read-only memory）、随机存取存储器（ram，random access memory）、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端（可以是个人计算机，服务器，或者第二终端、网络终端等）执行本发明各个实施例所述方法的全部或部分步骤。
102.在本发明所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的
划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
103.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
104.另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
105.以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。