用于显示装置的像素电路的制作方法

1.本公开大体涉及电子电路，尤其涉及显示装置的像素的控制电路，例如用于向有源矩阵oled(amoled)显示装置的像素中的有机发光二极管(oled)发送电流。


背景技术：

2.oled通过电子和空穴的复合产生光。更具体地，当在oled的阳极和阴极之间施加偏压以使电流在它们之间通过时，oled发光。光的亮度与电流的大小有关。如果没有电流，将不存在光发射。这样，oled技术是一种能够在显示器应用中使用时在像素之间实现几乎无限对比度的绝对黑的技术。
3.常规地，像素薄膜晶体管(tft)电路通过驱动晶体管将电流输送给显示装置的元件，例如oled。在一个示例中，输入信号例如，高“scan”信号可被提供至电路中的开关晶体管，以允许数据电压输入线“vdat”的电压在电路的编程阶段期间被存储在存储电容器处。当scan信号为低且开关晶体管将电路与数据电压隔离时，v
dat
电压(v
dat
)由电容器保持，且将此电压施加到驱动晶体管的栅极。在驱动晶体管具有阈值电压v
th
的情况下，通过由以下等式给出的驱动晶体管的电流增益或“β”(其中，v
oled
是oled两端的电压)，至oled(i
oled
)的电流量与驱动晶体管的栅极上的电压相关。
4.tft器件特性，尤其是tft阈值电压v
th
，可能由于制造过程和/或在运行期间tft器件的应力和老化而改变。在相同的vdat电压的情况下，由于像素间的此类阈值电压变化，tft驱动晶体管所传输的电流量可能发生很大的变化。因此，对于给定vdat值，显示器中的像素可能不会表现出均匀亮度。类似地，由于制造过程和/或oled运行期间的应力和老化，oled装置特性可能会发生改变。例如，用于发光的oled的阈值电压可能会改变。因此，常规电路配置通常包括操作以补偿这些组件变化中的至少一些元件，以实现子像素之间具有更均匀亮度的oled显示器的元件。
5.因此，传统上，oled像素电路通过采用补偿驱动晶体管的特性不匹配的电路，对驱动晶体管的阈值电压和/或载流子迁移率的变化具有高容差范围。然而，这样的电路经常产生不期望的问题，例如不利的光发射(例如，对比度降低)、晶体管驱动电流精度降低、功率效率差、电路占用面积增大、阈值补偿缓慢或无效等。
6.此外，使阈值电压补偿工作复杂化的是，人们越来越希望驱动晶体管的低频驱动以降低功耗，因为这种驱动可能会导致其他问题。一个这样的问题是驱动晶体管滞后，由此晶体管阈值电压可根据在先前帧中施加至驱动晶体管的栅极和源极的电压的大小而变化，这可导致来自像素的不可预测且可变的发射水平，其取决于像素的历史而不仅仅是所施加的数据电压。


技术实现要素：

7.本发明涉及一种像素电路，用于补偿驱动晶体管中的阈值电压变化。
8.根据本发明的一个方面，像素电路可包括驱动晶体管，其包括栅极端子、第一端子和第二端子。驱动晶体管可被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量。所述发光器件可包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子。所述像素电路可进一步包括存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板。所述像素电路可进一步包括第一晶体管，其包括连接至所述第一电源的第一端子以及连接至所述驱动晶体管的所述第一端子的第二端子。所述像素电路可进一步包括第二晶体管，其包括连接至所述驱动晶体管的所述第一端子的第一端子以及连接至所述驱动晶体管的所述栅极端子的第二端子。所述像素电路可进一步包括第三晶体管，其包括连接至所述第一节点的第一端子以及连接至数据电压输入线的第二端子。所述像素电路可进一步包括第四晶体管，其包括连接至所述驱动晶体管的所述第二端的第一端以及连接至预设电压输入线的第二端。所述像素电路可进一步包括第五晶体管，其包括连接至所述第一节点的第一端子以及连接至所述驱动晶体管的所述第二端子的第二端子。
9.在第一方面中的一实施方式中，所述像素电路可进一步包括第二存储电容器，所述第二存储电容器包括连接至所述驱动晶体管的所述栅极端子的第一极板、以及连接至所述驱动晶体管的所述第二端子的第二极板。
10.在第一方面中的另一实施方式中，所述像素电路可进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子、以及连接至所述第四晶体管的所述第一端子、所述第五晶体管的所述第二端子以及所述发光器件的所述第一端子的第二端子。
11.在第一方面中的另一实施方式中，所述像素电路可进一步包括第六晶体管，所述第六晶体管包括连接至所述驱动晶体管的所述第一端子的第一端子、以及连接至所述第一晶体管的所述第二端子和所述第二晶体管的所述第一端子的第二端子。
12.在第一方面中的另一实施方式中，所述像素电路可进一步包括稳定电容器，所述稳定电容器包括连接至所述第二晶体管的所述第一端子的第一极板以及连接至稳定电压输入线的第二极板。
13.在第一方面中的另一实施方式中，所述像素电路可进一步包括参考晶体管，所述参考晶体管包括连接至所述驱动晶体管的所述第二端子的第一端子以及连接至参考电压输入线的第二端子。
14.在第一方面中的另一实施方式中，所述像素电路可进一步包括分离晶体管，所述分离晶体管包括连接至所述第四晶体管的所述第一端子和所述第五晶体管的所述第二端子的第一端子、以及连接至所述发光器件的所述第一端子的第二端子，其中，在截止状态中，所述分离晶体管将所述发光器件与所述像素电路的剩余部分隔离。
15.在第一方面中的另一实施方式中，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管包括n型晶体管。
16.在第一方面中的另一实施方式中，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管或所述第五晶体管中的至少一个包括氧化铟镓锌
(igzo)晶体管。
17.在第一方面中的另一实施方式中，所述发光器件包括有机发光二极管(oled)、微型发光二极管(微型led)或量子点led(qled)中的一个。
18.根据本公开的第二发明，一种在正常模式中操作用于显示装置的像素电路的方法，所述方法可以包括提供像素电路。所述像素电路可包括驱动晶体管，其包括栅极端子、第一端子和第二端子。所述驱动晶体管可被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量。所述发光器件可包括电连接至所述驱动晶体管的所述第二端子的第一端子和电连接至第二电源的第二端子。所述像素电路可进一步包括存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板。所述像素电路可进一步包括多个晶体管，所述多个晶体管中的每一个晶体管耦合到所述驱动晶体管、所述发光器件和所述存储电容器中的一个或多个。所述方法使用所述多个晶体管中的一个或多个来执行初始化阶段，所述初始化阶段包括通过将所述驱动晶体管的至少所述栅极端子电连接至所述第一电源，将所述驱动晶体管的至少所述栅极端子设置为第一电压而不打开所述驱动晶体管。所述方法可使用所述多个晶体管中的一个或多个进一步执行组合的阈值补偿和数据编程阶段，所述组合的阈值补偿和数据编程阶段通过二极管连接所述驱动晶体管来补偿所述驱动晶体管的阈值电压并将数据电压编程到像素电路，并通过将所述驱动晶体管的所述第一端子和所述栅极端子电连接，将所述第一电源与所述二极管连接的驱动晶体管电断开，将所述驱动晶体管的所述第二端子与所述第一节点电断开，将所述驱动晶体管的所述第二端子电连接至预设电压输入线，并且在所述第一节点处将数据电压输入线电连接至所述存储电容器的所述第二极板来二极管连接所述驱动晶体管。所述方法可使用所述多个晶体管中的一个或多个进一步执行持续的阈值补偿阶段，所述持续的阈值补偿阶段用于通过在不改变来自所述组合的阈值补偿和数据编程阶段的任何其他连接的情况下，将所述数据电压输入线与所述存储电容器的所述第二极板电断开，从而在所述数据电压输入线未连接至所述像素电路的情况下持续补偿所述驱动晶体管的所述阈值电压。所述方法可使用所述多个晶体管中的一个或多个进一步执行发射阶段，在所述发射阶段期间，通过所述驱动晶体管电与所述预设电压输入线断开、将所述驱动晶体管的所述二极管连接电断开、将所述第一节点电连接至所述驱动晶体管的所述第二端子、以及将所述驱动晶体管的所述第一端子电连接至所述第一电源而从所述发光器件发光。
19.在第二方面中的一实施方式中，所述方法可进一步包括：在所述初始化阶段之前，将所述驱动晶体管的所述第二端子与所述发光器件的所述第一端子电断开；以及在所述初始化阶段之后并且在所述组合的阈值补偿和数据编程阶段之前，将所述驱动晶体管的所述第二端子电连接至所述发光器件的所述第一端子。
20.在第二方面中的另一实施方式中，所述方法可进一步包括：在所述发射阶段结束时并且在所述初始化阶段之前，将所述驱动晶体管的所述第一端子与所述第一电源电断开；以及在初始化阶段之后并且在组合的阈值补偿和数据编程阶段之前，将驱动晶体管的第一端子电连接至第一电源。
21.在第二方面中的另一实施方式中，所述方法可进一步包括：在所述持续的阈值补偿阶段之后，将所述驱动晶体管的所述第二端子电连接至参考电压输入线；以及在所述发
射阶段期间，所述驱动晶体管的所述第二端子与所述参考电压输入线电断开。
22.在第二方面中的另一实施方式中，所述像素电路可进一步包括稳定电容器，所述稳定电容器包括连接至所述驱动晶体管的所述第一端子的第一极板以及连接至稳定电压输入线的第二极板。
23.在第二方面中的另一实施方式中，所述方法可进一步包括：在持续的阈值补偿阶段期间，将所述发光器件的所述第一端子与所述像素电路的剩余部分电断开；以及在所述发射阶段期间，将所述发光器件的所述第一端子电连接至所述驱动晶体管的所述第二端子。
24.在第二方面中的另一实施方式中，所述像素电路还包括第二存储电容器，所述第二存储电容器包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至所述驱动晶体管的所述第二端子的第二极板。
25.根据本发明的第三方面，一种在低频模式中操作用于显示装置的像素电路的方法，所述方法可包括提供像素电路。所述像素电路可包括：驱动晶体管，其包括栅极端子、第一端子和第二端子。所述驱动晶体管可被配置为根据施加到所述驱动晶体管的所述栅极端子的电压输入来控制从第一电源到发光器件的电流量。所述发光器件可包括电连接到所述驱动晶体管的第二端子的第一端子和电连接到第二电源的第二端子。所述像素电路可进一步包括存储电容器，其包括连接至所述驱动晶体管的所述栅极端子的第一极板以及连接至第一节点的第二极板。所述像素电路可进一步包括多个晶体管，所述多个晶体管中的每个晶体管耦合到所述驱动晶体管、所述发光器件和所述存储电容器中的一个或多个。该方法可使用所述多个晶体管中的一个或多个来执行阳极复位阶段，将数据电压输入线或预设电压输入线电连接至所述存储电容器的第二极板和所述发光器件的第一端子。该方法可使用所述多个晶体管中的一个或多个来进一步执行偏置应力阶段，通过将驱动晶体管的第一端子与第一电源电断开、将驱动晶体管的第二端子与第一节点电断开、将第一节点与数据电压输入线电断开、以及将驱动晶体管的第二端子电连接至预设电压输入线。该方法可使用所述多个晶体管中的一个或多个来进一步执行发射阶段，通过将驱动晶体管的第二端子与预设电压输入线电断开、将驱动晶体管的第二端子电连接至第一节点、以及将驱动晶体管的第一端子电连接至第一电源。
26.在第三方面中的一实施方式中，所述方法可进一步包括：在所述阳极复位阶段之前将所述驱动晶体管的所述第二端子与所述第一节点电断开；在所述偏置应力阶段之前，将所述发光器件的第一端子与所述像素电路的剩余部分电断开；以及在所述偏置应力阶段之后并且在所述发射阶段之前，将所述发光器件的所述第一端子电连接至所述驱动晶体管的所述第二端子。
27.根据上述构成，到发光器件oled的电流不取决于晶体管td的阈值电压v
th
和oled的电压变化。以此方式，驱动晶体管td的阈值电压v
th
的变化和oled的电压变化得到了补偿。
附图说明
28.结合附图一起阅读时，从以下详细描述中最佳地理解示例性公开的方面。不同特征不是按比例绘制的，为了讨论的清楚起见，不同特征的尺寸可以任意增大或缩小。
29.图1是根据本公开的一个示例实施方式的电路配置的示意图。
30.图2是根据本公开的示例实施方式的与图1的电路配置的正常操作模式相关联的时序图。
31.图3是根据本公开的示例实施方式的与图1的电路配置的低频操作模式相关联的时序图。
32.图4是根据本公开的示例实施方式的另一电路配置的示意图。
33.图5是根据本公开的示例实施方式的另一电路配置的示意图。
34.图6是根据本公开的示例实施方式的与图5的电路配置的正常操作模式相关联的时序图。
35.图7是根据本公开的示例实施方式的另一电路配置的示意图。
36.图8是根据本公开的示例实施方式的与图7的电路配置的正常操作模式相关联的时序图。
37.图9是根据本公开的示例实施方式的另一电路配置的示意图。
38.图10是根据本公开的示例实施方式的与图9的电路配置的正常操作模式相关联的时序图。
39.图11是根据本公开的示例实施方式的另一电路配置的示意图。
40.图12是根据本公开的示例实施方式的与图11的电路配置的正常操作模式相关联的时序图。
41.图13是根据本公开的示例实施方式的另一电路配置的示意图。
42.图14是根据本公开的示例实施方式的与图13的电路配置的正常操作模式相关联的时序图。
43.图15是根据本公开的示例实施方式的与图13的电路配置的低频操作模式相关联的时序图。
具体实施方式
44.以下描述包含与本公开中的实施例有关的具体信息。本公开中的附图及其附图说明仅涉及实施例。然而，本公开并不仅限于这些实施例。本领域技术人员将想到本公开的其他变形和实施方式。除非另外指出，否则附图中相同或相应的元件可以由相同或相应的附图标记表示。此外，本公开中的附图和说明通常不是按比例的，并不旨在对应于实际的相对尺寸。
45.为了一致性和易于理解的目的，相似的特征可以由示例图中的标号来标识(尽管在一些示例中未示出)。然而，在不同实施方式的特征可以在其他方面不同，且因此不应局限于附图中所示出的。
46.本描述使用短语“在一个实施方式中”、或“在一些实施方式中”，这些短语各自可以指代相同或不同的实施方式中的一个或多个。术语“耦合”被定义为连接，无论是直接地还是间接地通过介入部件，且不一定限于物理连接。当使用术语“包括”时是指“包括，但不必限于”，具体地表示在如此描述的组合、组、系列和等效物中开放式地包含或隶属。
47.此外，以下公开中所描述的段落、(子)项目符号、要点、行动、行为、术语、替代方案、示例或权利要求中的任何两个或多个可以逻辑、合理、适当地组合在一起，形成一种特定方法。以下公开中描述的任何句子、段落、(子)项目符号、要点、行动、行为、术语或权利要
求都可以单独实施，以形成特定方法。依赖性，例如，“根据”、“更具体地”、“优选地”、“在一个实施例中”、“在一个实现中”、“在一个替代方案中”等，在以下公开中仅指不会限制特定方法的一个可能示例。
48.另外，出于解释和非限制的目的，阐述了例如功能实体、技术、协议、标准等具体细节以便提供对所描述技术的理解。在其他例子中，省略对众所周知的方法、技术、系统、架构等的详细描述，使得不会以不必要的细节模糊描述。
49.此外，虽然在以下描述和所附权利要求书中采用了某些方向性参考(例如，顶部、底部、向上、向下、高度、宽度等)，但是此类参考用于提供关于不同元件相对于彼此的定位和尺寸的指导并且不旨在将不同实施例的取向限制于在此明确讨论的那些取向。
50.如以下更详细描述的，像素电路的各种实施例可以提供以下一个或多个优点：(1)快速执行数据编程而不依赖于阈值电压补偿所需的时间长度，(2)在不参考可变参数的情况下补偿阈值电压，(3)为驱动晶体管提供恒定的栅极至源极电压，而不考虑驱动晶体管源极和漏极端子的电压偏置，和/或(4)通过在驱动晶体管的栅极端子和源极端子处施加恒定电压以用于低频率操作来减小驱动晶体管滞后现象。
51.本发明涉及像素电路的实施例，该像素电路能够使用与常规配置的补偿操作相比相对短的一水平时间(在此标记为“1h”)周期(例如，小于3μs)来补偿驱动晶体管的阈值电压变化。用于通过oled产生的相关电流水平的数据电压可应用于阈值补偿操作的一部分，因此其持续可明显少于整个阈值补偿操作所需的时间，其中数据编程操作可能在单个1h周期内进行，而整个阈值补偿操作可能在多个1h周期内进行。阈值补偿操作可将电荷注入到恒定电压供应线，而不是可变分量参数或数据电压供应线，从而在可重复的像素阵列上进行补偿。编程电压可以连接在驱动晶体管的栅极与源极之间，以确保如果晶体管电压偏置发生变化，无论如何都将施加相同的栅极-源极电压。
52.本技术的实施例可以提供用于高刷新速率要求的像素电路，如针对120hz应用。对于这样的应用，可以通过仅针对驱动晶体管的阈值补偿的一部分应用数据编程阶段来实现短的1h时间(例如，《3μs)。阈值补偿时间由驱动晶体管特性决定，并且难以在不降低补偿精度的情况下进一步减少。通过仅针对总阈值补偿阶段的一部分应用数据编程阶段，可以将较长的时间分配给针对补偿精度的阈值补偿。如上所述，对编程电容器充电所需的rc恒定时间决定编程时间，并且这样的编程时间可以减少到短的1h时间。
53.更具体地，在一些实施例中，可以将数据电压施加至电容器的下极板，该电容器的上极板连接至驱动晶体管栅极。因此，可以写入数据电压，然后去除数据电压，同时继续补偿阈值。数据电压将保持在电容器的下极板处，而在移除数据电压之后，任何阈值补偿电压分量继续被存储在电容器的栅极和上极板处。补偿操作可以参考与数据电压不同的供电电压。在编程和补偿操作已经完成之后，当存储电容器连接在驱动晶体管的源极和栅极端子之间时，这些端子两端的电压可以仅与(1)数据电压、(2)驱动晶体管的阈值电压以及(3)阈值补偿操作吸收电流的单独电源电压有关，其中最后一个对所有像素是恒定的。如果驱动晶体管的源极处的电压改变，则由于电容器耦接这两个端子，在栅极处的电压将移动相同的量。因此，无论源极电压如何，都可以产生一致的像素输出，这可以取决于部件老化或负载特性，如oled“导通”电压。
54.图1是示出根据本公开的实施例的电路配置100的示意图。图2是与图1的电路配置
100的正常操作模式200相关联的时序图。图3是与电路配置100的低频操作模式300相关联的时序图。在所描绘的示例中，电路配置100可以是包括多个n型晶体管td和t1-t5以及存储电容器c0的tft电路配置。在其他实施例中，可以替代地采用对电路配置100进行微小改变的多个p型晶体管。电路元件驱动例如oled的发光器件。oled可以具有关联的内部电容，其在示意图中表示为c
oled
。此外，尽管所述实施例主要与作为发光器件的oled有关，但是类似的原理可以用于采用其他类型的发光器件的显示技术，例如包括微型led和量子点led(qled)。在图1的示例中，可以通过第一电源elvdd和第二电源elvss向电路配置100供电。
55.图1描绘了电路配置100，其包括多个n-mos或n-型tft。更具体地，电路配置100包括驱动晶体管td(例如，模拟tft)和数字开关晶体管t1-t5(例如，数字开关tft)。在图1和随后的附图中，驱动晶体管td的端子(和相关联的电压)被标记为栅极(vg)、源极(vs)和漏极(vd)。如上所述，c0是存储电容器，并且c
oled
是oled器件的内部电容(例如，c
oled
可以不是单独的部件，但可以是oled所固有的)。如常规的，oled还可进一步连接到第二电源elvss。
56.在一些实施例中，低泄漏晶体管，如igzo(氧化铟镓锌)晶体管，可以用于连接至对应电压供应线的开关晶体管t1-t5(以及本文描述的其他开关晶体管)中的一些或全部。通过使用低泄漏晶体管，可以采用较小的存储电容器c0来减小像素大小，或者可以使用低刷新速率(例如，30hz或更低)来更好地显示静态或低运动图像。因此在一些实施例中可以降低功耗。此外，在一些实施例中，驱动晶体管td可以是igzo晶体管。
57.oled和电路配置100包括晶体管td和t1-t5、存储电容器c0以及连接线，可以使用常规tft制造工艺来制造。值得理解的是，可采用可比较的制造工艺来制造根据上文和下文描述的实施例中的任一实施例的tft电路。
58.例如，电路配置100(和后续实施例)可以被布置在衬底上，如玻璃、塑料或金属衬底。每个tft td和t1-t5可包括栅极、栅极绝缘层、半导体层、第一电极和第二电极。所述半导体层可设置于衬底上。栅极绝缘层可设置在半导体层上，并且栅极可设置在绝缘层上。所述第一电极和所述第二电极可设置于所述绝缘层上，且使用通孔连接到所述半导体层。第一电极和第二电极通常可以分别被称为tft td和t1-t5的“源极”和“漏极”。存储电容器c0可以包括与第一极板连接的第一电极、绝缘层和与第二极板连接的第二电极，由此绝缘层可以在第一极板和第二极板之间形成绝缘屏障。电路中的组件之间的布线以及用于将信号引入到电路的布线(例如，scan信号、emi(发射)信号、vdat(数据电压)信号和vini(初始化电压)输入线)可包括金属线或掺杂半导体材料。例如，金属线可设置在tft的衬底与栅极之间，并且使用通孔连接至电极。半导体层可以通过化学气相沉积来沉积，金属层可以通过热蒸发技术来沉积。
59.oled器件可以设置在tft电路配置100上方。oled装置可包括第一电极(例如，oled的阳极)，在该示例中，第一电极可连接到晶体管td、t4和t5。oled器件还可以包括用于向发射层注入或传输电荷(例如，空穴)的一个或多个层、发射层、用于向发射层注入或传输电荷(例如，电子)的一个或多个层、以及可以在此示例中连接到第二电源elvss的第二电极(例如，oled的阴极)。在一些实施例中，注入层、传输层和发射层可以包括有机材料，第一电极和第二电极可以是金属，并且所有这些层可以通过热蒸发技术来沉积。
60.在一些实施例中，显示装置可以包括成行排列的多个oled和相关联的像素电路(例如，电路配置100)，同时向特定行中的oled提供用于当前视频帧的数据。进一步，在一些
示例中，oled的每一行的帧数据可在下一帧的顶行再次开始之前，从顶行到底行依序更新。在此布置中，可使用用于其他像素行的控制信号emi、scan及其互补信号(例如，emib和scanb)来控制特定行中的像素的电路配置100，从而在显示器配置中实现更少的控制信号线，因为共同控制线可由不同行共享。对于该示例并且在后续实施例中，显示像素由行和列寻址。当前行是第n行。前一行是第n-1行，并且前两行是第n-2行。当前行之后的下一行是第n 1行，并且其之后的行是第n 2行，并且依次类推，因为它们与图中标识的对应控制信号有关。因此，例如，scan(n)指第n行的扫描信号，scan(n 1)指第n 1行的扫描信号等。emi(n)是指第n行的发射信号，并且emi(n-1)是指第n-1行的发射信号等等，对于各种控制信号，以此类推。以此方式，对于各个实施例，输入信号对应于所指示的行。
61.电路配置100以及下文所描述的至少一些其他电路配置可以两种模式操作：正常操作模式和低频操作模式。对于正常操作模式200，如图2所示，像素使用全周期操作，其可以包括初始化阶段201、组合的阈值补偿和数据编程阶段202、连续或扩展的阈值补偿阶段203、以及用于发光的发射阶段204。
62.对于低频操作模式300，像素可首先操作全正常模式200周期，如图2所示，以将数据电压编程至像素，该像素可被定义为刷新帧。此后，如图3所示，在低频模式300期间，像素可使用减少数量的控制信号(例如，发射控制信号emi(n)，以及仅扫描控制信号scan2(n)和scan3(n))来操作。连续发射阶段204之间的时间段可包括阳极复位阶段301和偏置应力阶段302，在阳极复位阶段301，oled的阳极被复位，在偏置应力阶段302期间，应力被施加到驱动晶体管td的栅极和源极以减小滞后现象。低频操作模式300的这些阶段可被定义为非刷新帧，下面结合图3对其进行更详细的描述。在一些实施例中，在没有初始化阶段201、组合的阈值补偿和数据编程阶段202以及扩展的阈值补偿阶段203的情况下，在非刷新帧期间可降低功耗。
63.参照图1的电路配置100，结合图2的时序图，在一些实施例中，在先前的发射阶段204期间，发射信号emi(n)可以具有(相对)高电压值，从而使得晶体管t1和t5“导通”或闭合。当晶体管t1导通时，通过晶体管t1连接第一电源elvdd以驱动晶体管td来驱动发光，由此施加于oled的实际电流由驱动晶体管td的栅极和源极的电压来确定。当晶体管t5导通时，存储电容器c0的底板连接到驱动晶体管td的源极端子。因此，在晶体管t5导通时，存储电容器c0连接在驱动晶体管td的栅极端子与源极端子之间，并且存储在其上的电荷可确定驱动晶体管td消耗的电流。控制信号scan(n)、scan2(n)和scan3(n)的信号电平最初可具有低电压值，使得晶体管t2、t3和t4“截止”或开路。
64.在初始化阶段201的开始，如图2所示，控制信号scan(n)的电压电平从低电压值变为高电压值，使晶体管t2打开。当晶体管t2导通时，驱动晶体管td的漏极端子和栅极端子通过晶体管t1和t2连接至第一电源电压elvdd电源。此外，晶体管t1和t2作为数字开关操作，因此每个晶体管消耗基本上无关紧要的电流，使得施加于驱动晶体管td的栅极端子的电压电平与第一电源电压elvdd大致相同。
65.在一些实施例中，初始化阶段201使得来自前一帧的存储效应从电路配置100中清除，特别是从驱动晶体管td的栅极端子清除。因为在该操作中采用的控制信号(例如，特别是控制信号scan(n))都没有与下面描述的数据写入操作相关联，所以视频数据将被写入到显示面板的期望速度不是由执行初始化阶段201所需的时间来确定的。因此，初始化阶段
201的速度不限制视频数据的写入的速度，从而有助于快速1h次的使用。
66.接下来，在初始化阶段201结束时，发射控制信号emi(n)的信号电平可以从高电压值变为低电压值，从而使晶体管t1和t5关闭。在晶体管t1截止的情况下，驱动晶体管td的二极管连接的栅极端子和漏极端子与第一电源电压elvdd断开，并且因此被电“浮置”，或不主动驱动到特定电压。在晶体管t5截止的情况下，电容器c0的下极板(也被称为第一节点n1)与驱动晶体管td的源极端子断开，从而使电容器c0的下极板电浮置。因此，在初始化阶段201结束时，驱动晶体管td保持在截止状态，其端子中没有被驱动至恒定电压电位。此外，存储电容器c0上的电荷以及电路配置100的各个电路节点的电压不会由于晶体管t1和t5截止而显著变化。
67.初始化阶段201的结束和组合的阈值补偿和数据编程阶段202的开始可以同时发生，或者可以在两者之间插入延迟(例如，如图2所示)。在至少一些实施例中，在控制信号scan2(n)和scan3(n)打开晶体管t3和t4之前，控制信号emi(n)可以达到低电压电平，从而关闭晶体管t1和t5；否则，下文描述的阈值补偿操作可能具有不准确性。例如，如果控制信号emi(n)具有比控制信号scan2(n)和scan3(n)的上升时间更慢的下降时间(例如，从高电压电平到低电压电平)，则可能需要在初始化阶段201的结束与组合的阈值补偿的开始和数据编程阶段202之间插入间隙。在该间隙期间，电荷可以通过驱动晶体管td从存储电容器c0流入oled，从而降低驱动晶体管td的栅极电压和漏极电压，并且基本上在组合的阈值补偿和数据编程阶段202之前开始补偿操作。然而，此操作可以显著地比在组合的阈值补偿和数据编程阶段202以及持续阈值补偿阶段203期间更慢，并且因此可能不会导致oled显著发射，因为电容c
oled
填充速度不够快。在一些实施例中，可以使该间隙的持续时间最小化以防止施加于驱动晶体管td的电压在间隙期间过度变化。
68.接下来，在组合的阈值补偿和数据编程阶段202开始时，可以将控制信号scan2(n)和scan3(n)的信号电平从低电压值变化为高电压值，从而使晶体管t3和t4打开。在晶体管t3打开时，第一节点n1与数据电压输入线vdat连接。数据电压输入线vdat可在组合的阈值补偿和数据编程阶段202开始之前从与另一像素(例如，显示器vdat(n-1)的前一行)相关联的数据值改变为与当前像素(例如，显示器vdat(n)的当前行)相关联的数据值，使得该像素的正确数据电压被施加到存储电容器c0的第二极板。因此，电容器c0可充电或放电，直到第一节点n1被充电到正确的数据电压。当晶体管t4打开时，驱动晶体管td的源极和oled的阳极连接至初始化电压输入线vini，导致oled两端的电压变为初始化电压vini减去第二电源电压elvss。因此，此操作将oled复位到共用电压电位且在每一显示帧上将寄生电容器c
oled
放电到恒定值。该操作将从像素的先前发射状态去除任何存储效应。为了防止oled在晶体管t4导通时发光，可以根据以下关系选择初始化电压输入线vini的值。
[0069]vini-v
elvss
＜v
th，oled
[0070]
在以上关系中，v
th，oled
是oled的阈值电压，高于该阈值时，oled将开始发光。在一些实施例中，初始化电压输入线vini可以被设置为等于第二电源电压elvss，使得在该时间段期间不向oled施加电压电位，以避免该操作可能对oled的寿命或性能产生的任何影响。
[0071]
在组合的阈值补偿和数据编程阶段202期间，驱动晶体管td的源极端子可通过晶体管t4电连接至初始化电压输入线vini。因为驱动晶体管td的漏极端子和栅极端子通过晶体管t2二极管连接，所以漏极端子和栅极端子的电压电平可能会从第一电源电压elvdd下
降至初始化电压输入线vini的较低电压。
[0072]
在一些实施例中，为了提供驱动晶体管td的有效阈值电压补偿，驱动晶体管td的源极端子(初始化电压输入线vini)的电压可满足以下条件。
[0073]velvdd-v
ini
＞δv v
th
[0074]
在以上关系中，v
th
是驱动晶体管td的阈值电压，并且δv是一个足够大的电压，足以在分配的阈值补偿时间内产生高初始电流给电容器c0充电。在至少一些实施例中，δv的值可以取决于驱动晶体管td的特性。例如，δv在示例低温多晶硅薄膜晶体管过程中可以是至少3伏。因此，初始化电压输入线vini可被设置为满足以下电压关系。
[0075]vini
＜v
elvdd-δv-v
th
[0076]
此后，在组合的阈值补偿和数据编程阶段202结束时，控制信号scan3(n)的信号电平可以从高电压值变为低电压值，从而导致晶体管t3关闭。当晶体管t3截止时，存储电容器c0的底板与数据电压输入线vdat断开。现在，第一节点n1可被设置为数据电压输入线vdat的电压。此时，驱动晶体管td的补偿可能尚未完成，因此驱动晶体管td的二极管连接的栅极端子和漏极端子仍可能改变电压。数据电压输入线vdat可随后从当前行的数据值vdat(n)变为下一行的数据值vdat(n 1)。因此，组合的阈值补偿和数据编程阶段202的长度可以确定显示系统的1h时间，并且因此确定显示系统的总体速度。
[0077]
在一些实施例中，持续的阈值补偿阶段203可以从此时开始。在此阶段期间，驱动晶体管td的栅极端子和漏极端子可继续减小。随着第一节点n1浮置并且将使来自组合的阈值补偿和数据编程阶段202的电荷存储在此，第一节点n1可以以与驱动晶体管td的栅极端子和漏极端子相同的速率改变电压电位。在持续的阈值补偿阶段203结束时，没有电流可以从驱动晶体管td的栅极端子和漏极端子流到驱动晶体管td的源极端子。驱动晶体管td的栅极端子和漏极端子的电压，也是存储电容器c0的顶板的电压，变为初始化电压输入线vini与驱动晶体管td的阈值电压v
th
之和，如下所示。
[0078]vg
＝vs＝v
ini
v
th
[0079]
在持续的阈值补偿阶段203结束时，控制信号scan(n)和scan2(n)从高电压值变为低电压值，导致晶体管t2和t4关闭。当晶体管t2关闭时，驱动晶体管td的栅极端子与漏极端子断开，驱动晶体管td不再进行二极管连接。当晶体管t4关闭时，驱动晶体管td的源极端子与初始化电压输入线vini断开。
[0080]
电路配置100然后可以在发射阶段204中操作，在发射阶段204期间，oled能够利用通过晶体管t1从第一电源电压elvdd供应的驱动电压输入来发光。在发射阶段204的开始，控制信号emi(n)信号从低电压值变为高电压值，使晶体管t1和t5打开。当晶体管t1打开时，第一电源电压elvdd被提供给驱动晶体管td的漏极端子。当晶体管t5打开时，连接到存储电容器c0的下极板的第一节点n1连接到驱动晶体管td的源极端子。
[0081]
在到达发射阶段204之后，其中存储电容器c0连接在驱动晶体管td的栅极端子与源极端子之间，如果oled的阳极处的电压为v
oled
，则与存储电容器c0的上极板连接的驱动晶体管td的栅极端子处的电压可以描述如下。
[0082]voled
v
c0
＝v
oled
(v
ini
v
th-(v
dat
δva))
[0083]
在上述等式中，任何可能改变存储电容器c0的有效尺寸的寄生电容被假定为足够小，可以被忽略。而且，δva表示在组合的阈值补偿和数据编程阶段202的结束与持续的阈
值补偿阶段203的结束之间的存储电容器c0的下极板的电压的变化。在一些实施例中，δva可能在不同像素之间相对小并且基本上相似，而与像素中的v
th
的大小无关。因此，δva在这个术语中可以被认为是小的附加电压偏移。
[0084]
因此，流过oled的电流如下计算。
[0085][0086]
在上述等式中，是驱动晶体管td的电流增益或“β”，其中c
ox
是驱动晶体管td的栅极氧化物的电容，w是驱动晶体管td的沟道的宽度，l是驱动晶体管td的沟道的长度(即，源极与漏极端子之间的距离)，并且μn是驱动晶体管td的载流子迁移率。
[0087]
因此，到oled的电流不取决于晶体管td的阈值电压v
th
和oled的电压变化。以此方式，驱动晶体管td的阈值电压v
th
的变化和oled的电压变化得到了补偿。
[0088]
另外，采用igzo晶体管器件(例如晶体管t1-t5)作为开关，可以大大减少存储电容c0的泄漏。特别地，当晶体管t2作为驱动晶体管td的栅极端子与漏极端子之间的开关工作时，可以减小从存储电容器c0的上极板到驱动晶体管td的漏极端子的泄漏。当将晶体管t3作为数据输入电压线vdat与第一节点n1处的存储电容器c0的下极板之间的开关动作时，能够减少从存储电容器c0的下极板到数据输入电压线vdat的泄漏。当将晶体管t4作为初始化电压输入线vini与igzo驱动晶体管td的源极端子之间的开关动作时，能够减少从存储电容器c0的下极板到初始化电压输入线vini的泄漏。因此，与采用其他类型的晶体管的实施例相比，存储在存储电容器c0上的电压可以保持更长的时间。因此，如上所述，与传统配置相比，刷新速率可被降低至约30hz或更低，例如尤其适合于显示静态图像。
[0089]
如上文结合图2所描述的，如果电路配置100继续以正常模式200(例如，刷新帧)操作，操作将重复上述初始化阶段201、组合的阈值补偿和数据编程阶段202、持续的阈值补偿阶段203以及发射阶段204。相反，如果电路配置100在正常模式200之后开始在低频模式300中操作，则如上所述，只有控制信号emi(n)、scan2(n)和scan3(n)可以在低频模式300(例如，非刷新帧)期间改变状态。
[0090]
图3是与图1的电路配置100的低频模式300(或非刷新帧)的操作相关联的时序图。在前一发射阶段204期间，控制信号emi(n)具有高电压值，因此晶体管t1导通，并且由连接至驱动晶体管td的第一电源电压elvdd驱动发光，由此施加至oled的实际电流由驱动晶体管td的栅极端处的电压确定。晶体管t5也处于导通状态，并在驱动晶体管td的栅极端子与源极端子之间连接存储电容器c0，以施加恒定的栅极-源极电压。当前行n的控制信号scan2(n)和scan3(n)最初具有低电压值，因此晶体管t2-t4全部处于截止状态。
[0091]
接下来，在阳极复位阶段301的开始，控制信号scan3(n)可从低电压值变为高电压值，使晶体管t3打开。当晶体管t3打开，晶体管t5保持导通状态时，oled的阳极与数据输入电压线vdat连接。如果vdat电源被设置为相对于第二电源电压elvss适当的低电压，则可以避免oled发出任何光。在一些实施例中，数据输入电压线vdat可在非刷新模式期间在所有像素行的整个操作期间保持为此低电压，因为此时不采用数据输入电压线vdat来向像素行提供新数据。在阳极复位阶段301结束时，一旦oled被复位，控制信号scan3(n)然后可以从高电压值变为低电压值，从而从oled的阳极关闭数据输入电压线vdat。
[0092]
在一些实施例中，同样在阳极复位阶段301结束时，发射控制信号emi(n)从高电压
值变为低电压值，导致晶体管t1和t5关闭。因此，在晶体管t1处于截止状态的情况下，没有电流流过驱动晶体管td，因为第一电源电压elvdd不再连接至驱动晶体管td的漏极端子。此外，在晶体管t5处于截止状态的情况下，此时第一节点n1处的存储电容器c0的下极板与驱动晶体管td的源极端子断开，使驱动晶体管td的源极端子浮置。
[0093]
此后，在偏置应力阶段302的开始(例如，定义为图3中的阳极复位阶段301结束之后的1h时间段)，控制信号scan2(n)从低电压值变为高电压值，使晶体管t4打开。当晶体管t4打开时，初始化电压输入线vini被施加至驱动晶体管td的源极端子。在一些实施例中，如在低频模式300期间使用的初始化电压输入线vini可与正常模式200期间的初始化电压输入线vini相同或不同。
[0094]
然后，驱动晶体管td的栅极端子与源极端子之间的电压差将是预编程的栅极电压减去施加在驱动晶体管td的源极端子的初始化电压输入线vini电压，如下所示。
[0095]
(v
ini，r
v
th-(v
dat，r
δva) (v
dat，nr-v
oled
))-v
ini，nr
[0096]
在上述表达式中，v
ini，r
和v
dat，r
分别是来自正常模式200(例如，刷新帧)的初始化电压输入线vini和数据电压输入线vdat的电压电平，并且v
ini，nr
和v
dat，nr
分别是来自低频模式300(例如，非刷新帧)的初始化电压输入线vini和数据电压输入线vdat的电压电平。电压差的幅值主要由v
ini，nr
电压电平决定。驱动晶体管td的栅极端子与源极端子之间的相对高电压应力可以降低tft驱动晶体管td的阈值电压v
th
的滞后现象。滞后指的是阈值电压v
th
对先前施加的栅极-源极电压应力的依赖性。
[0097]
在偏置应力阶段302结束时，控制信号scan2(n)从高电压值变为低电压值，使晶体管t4关闭。当晶体管t4关闭时，初始化电压输入线vini与驱动晶体管td的源极端子断开。如图3所示，偏置应力阶段302中的控制信号scan2(n)脉冲的脉冲长度为3h，但该脉冲的长度可增大或减小，以改变施加于驱动晶体管td的应力的量。
[0098]
在偏置应力阶段302之后，电路配置100随后可在发射阶段204中操作，在发射阶段204期间，oled能够发光。在发射阶段204的开始，控制信号emi(n)从低电压值变为高电压值，使得晶体管t1和t5打开。当导通时，晶体管t5将存储电容器c0的下极板连接到驱动晶体管td的源极端子，使用存储电容器c0上的电荷向驱动晶体管td和oled阳极施加期望的栅极-源极电压，确保随着v
oled
改变，驱动晶体管td的栅极-源极电压是一致的。由于驱动晶体管td的栅极-源极电压由与在正常模式200期间提供的电荷相同的电荷保持，所以在低频模式300期间，相关联的电流流到oled可以类似于在正常模式200期间提供的电流，如下所示。
[0099][0100]
在低频模式300期间，仅控制信号emi(n)、scan2(n)和scan3(n)在工作(即，改变状态)。因此，在低频模式300期间，驱动晶体管td的栅极电压和存储电容器c0上的电荷保持与在最近的正常模式200期间生成的相同，同时总体功耗降低。
[0101]
图4是示出了根据本公开的实施方式的电路配置400的示图。在一些实施例中，电路配置400的定时和操作方法可以与电路配置100的定时和操作方法基本相同。电路配置400还可在正常模式200(例如，刷新帧)和低频模式300(例如，非刷新帧)两者中工作，如上所述，因为图2和图3的时序图适于与电路配置400一起使用。但是，电路配置400与电路配置100的不同之处在于，在电路配置400中，在驱动晶体管td的栅极端子与源极端子之间连接
有第二存储电容器c1。与电路配置100相比，电路配置400受益于增加第二存储电容器c1，通过允许来自数据电压输入线vdat的电荷根据其相对电容值在存储电容器c0和c1之间划分。这种变化可能是有利的，例如，如果驱动晶体管td具有陡峭的漏极电流对栅极-源极电压响应(例如，栅极-源极电压的微小变化产生显著较大的漏极电流变化)。然后，存储电容器c0和c1的相对大小可以确定施加到驱动晶体管td的栅极-源极电压的大小。
[0102]
如图2所示，初始化阶段201、组合的阈值补偿和数据编程阶段202以及持续的阈值补偿阶段203可以以与电路配置100中相同的方式发生，但是使用跨驱动晶体管td的栅极端子和源极端子连接的附加的存储电容器c1。在发射阶段204期间，存储电容器c0和c1的上极板彼此连接并且连接到驱动晶体管td的栅极端子，并且当晶体管t5在发射阶段204开始时进入导通状态时，电容器c0和c1的下极板彼此电连接并且电连接到oled的阳极和驱动晶体管td的源极端子。各个存储电容器c0和c1上的电荷在它们之间共享，从而设定驱动晶体管td的栅极端子与源极端子之间的电压。
[0103]
在持续的补偿阶段203结束时，第一存储电容器c0两端的电压将与电路配置100中的电压相同，如以下式所示。
[0104]vc0
＝v
ini
v
th-(v
dat
δva)
[0105]
同时，第二存储电容器c1的电压可以等于驱动晶体管td的阈值电压v
th
。
[0106]vc1
＝v
th
[0107]
假设oled的阳极处的电压为v
oled
，并且驱动晶体管td的栅极端子(例如，与存储电容器c0和c1的上极板连接的栅极端子)浮置，则上极板处(因此驱动晶体管td的栅极端子处)的总电压可以如下计算。
[0108][0109]
将这个等式与上文结合电路配置100提供的对应等式进行比较，驱动晶体管td的栅极端子处的电压基本上相同，除了术语v
ini
、v
dat
和δva被系数c0/(c0 c1)缩放之外。因此，可以选择存储电容器c0和c1的相对大小，以在驱动晶体管td的栅极端子处呈现时，改变电压数据输入线vdat的数据电压v
dat
被缩小的量。
[0110]
给定该电压，流过oled的电流可以如下所示。
[0111][0111][0112]
在上述等式中，是驱动晶体管td的电流增益(β)，c
ox
是驱动晶体管td的栅极氧化物的电容，w是驱动晶体管td的沟道的宽度，l是驱动晶体管td的沟道的长度(即，源极与漏极端子之间的距离)，并且μn是驱动晶体管td的载流子迁移率。
[0113]
因此，如上文关于电路配置100所示，到电路配置400中的oled的电流不取决于驱动晶体管td的阈值电压v
th
或oled的任何电压变化，因为电路配置100和400补偿了这种变
化。
[0114]
在发射阶段204期间，存储电容器c0和c1并联连接。因此，存储电容器c0和c1之间的电压用于在发射阶段204期间驱动oled。在一些实施例中，为了在发射阶段204期间保持驱动晶体管td的栅极电压的稳定性以实现稳定的光发射，可能需要特定(例如，最小)电容。通过在发射阶段204期间，在上极板和下极板处共同连接存储电容器c0和c1，与使用单个存储电容器c0以实现可比性能的光发射的性能和稳定性的常规配置相比，可使用更小的电容器。在空间限制显著的高分辨率显示器中这样使用较小电容器可为有利的。
[0115]
图5是示出根据本公开的实施方式的电路配置500的示图，并且图6是与图5的电路配置500的操作的正常模式600相关联的时序图。图5的电路配置500的操作与正常模式600中的电路配置100和400类似，除了电路配置500包括在驱动晶体管td的源极端子与第二节点n2之间的附加的开关晶体管t6，其将晶体管t4的端子、晶体管t5的端子以及oled的阳极互连。如图5中所示，晶体管t6可仅仅影响图6的初始化阶段201的操作。晶体管t6的加入可能对一个存储电容器c0(图1)或两个存储电容器c0和c1(图4)中的任何一个有效。图5的电路配置500用两个存储电容器c0和c1示出。
[0116]
在图6的发射阶段204期间，控制晶体管t6的栅极端子的控制信号scanb(n-3)保持在高电压值，从而保持晶体管t6处于导通状态。因此，由于此时晶体管t5也处于导通状态，所以至少在发射阶段204期间，存储电容器c0连接在驱动晶体管td的栅极端子与源极端子之间。在发射阶段204结束时，控制信号scanb(n-3)从高电压值变为低电压值，从而使晶体管t6处于截止状态。该动作将电容器c0的下极板和第一节点n1从驱动晶体管td的源极端子断开，使得在驱动晶体管td处不再存在适当的驱动栅极-源极电压。此时，晶体管t6还将驱动晶体管td的源极端子与第二节点n2和oled的阳极断开，从而防止电流从第一电源电压elvdd流入oled，从而停止oled的发光。如在图6的时序图中所示，这个操作可以在初始化阶段201开始之前发生，或者可以在初始化阶段201本身的开始处发生。在前一种情况下，与后一种情况相比，可能导致较长的不发光的时间段，但是电路配置500的编程操作在其他方式中可以相同。
[0117]
在初始化阶段201的开始，控制信号scan(n)从低电压电平变为高电压电平，从而将二极管连接晶体管t2和晶体管t4两者从截止状态变为导通状态。因此，晶体管t2将驱动晶体管td的漏极端子和栅极端子连接在一起。同样在初始化阶段201期间，驱动晶体管td的漏极端子和栅极端子两者通过晶体管t1(此时其也处于导通状态)连接至第一电源电压elvdd，晶体管t1将栅极端子和漏极端子初始化为高电压电平。晶体管t4将初始化电压输入线vini连接至oled的阳极并且连接至第一节点n1(通过晶体管t5)，该第一节点n1连接至存储电容器c0的下极板。将存储电容器c0的下极板初始化至初始化电压输入线vini具有以下优点：在正常模式600的每个刷新帧上，将电容器c0上的电荷设置为相同电位，这从像素完全移除先前编程的数据值，从而移除先前编程的数据电压对当前刷新帧的影响。
[0118]
因为晶体管t6在初始化阶段201期间处于截止状态，所以电流不能从第一电源电压elvdd流到初始化电压输入线vini。相反，如果晶体管t6处于导通状态或者未在电路配置500中实现，则电流可以从第一电源电压elvdd流到初始化电压输入线vini，可能导致整个初始化阶段201显著的功耗。在一些实施例中，初始化到驱动晶体管td的栅极端子和漏极端子以及第一节点n1的电压也可能是不准确的，因为流过打开的晶体管t1、t2、t4和t5的打开
电阻的大电流可能会引入显著的电压降。这种情况可导致将较低初始化电压编程到这些节点，以及由于像素的不同初始化而引起的不同像素之间的所发射光的电平的变化。这种变化的初始化进而可能是由于晶体管特性变化和/或由于线路的高电流和电阻而在供电线上的电压降(称为“ir降”)。这样的变化可能导致整个像素阵列的图像质量差。此外，图6中用于正常模式600的时序图也有助于公共控制信号scan(n)来控制晶体管t2和t4，之前在电路配置100和400中使用单独的控制信号来控制晶体管t2和t4，以避免上述高功耗状态。因此，晶体管t6的使用减少了操作电路配置500所需的控制线的数量，这可导致更小的像素尺寸，这在高分辨率显示器中可能是有利的。
[0119]
在图6的初始化阶段201结束时，控制信号scanb(n-3)从低电压电平切换至高电压电平，从而将晶体管t6的状态改变为导通状态。基本上同时，发射控制信号emi(n)从高电压电平变为低电压电平，这将晶体管t1和t5的状态切换至截止状态。打开晶体管t6将驱动晶体管td的源极连接到第二节点n2，从而导致初始化电压线输入端vini连接至驱动晶体管td。在初始化阶段201期间，在漏极端子先前经由晶体管t1被预先初始化为第一电源电压elvdd之后，该连接在驱动晶体管td产生高漏极-源极电压。关闭晶体管t5将第一节点n1与第二节点n2断开，从而使得第一节点n1和存储电容器c0的下极板浮置而不是如在初始化阶段201期间经由晶体管t4发生的那样被驱动至初始化电压输入线vini。关闭晶体管t1将驱动晶体管td的二极管连接的漏极端子和栅极端子与第一电源电压elvdd断开。当经由晶体管t6将驱动晶体管td的源极端子连接至初始化电压输入线vini时，晶体管t1的这种断开可导致阈值补偿动作，从驱动晶体管td的栅极端子和漏极端子开始下降到初始化电压输入线vini的电压电位，如上述实施例中所述。
[0120]
如上所述，组合的阈值补偿和数据编程阶段202的开始可以与初始化阶段201的结束同时发生。然而，图6的时序图描绘了初始化阶段201的结束与组合的阈值补偿和数据编程阶段202的开始之间的延迟。如果控制信号emi(n)的下降沿和控制信号scanb(n-3)的上升沿比控制信号scan3(n)的上升沿慢，则这种延迟可能是有用的。在这些情况下，在没有这种延迟的情况下，向第一节点n1施加数据电压线输入vdat(例如，在第一节点n1通过晶体管t5的打开而与第二节点n2断开连接之前)可能会对第二节点n2的初始化产生不利影响，因此可能对后续阶段造成显著误差。如果在初始化阶段201的结束与组合的阈值补偿的开始与数据编程阶段202之间包括延迟，则阈值补偿动作可在经由晶体管t3向第一节点n1施加数据电压输入线vdat之前开始。因此，驱动晶体管td的二极管连接的栅极端子和漏极端子可能已经开始接近初始化电压线输入vini的电压电位。在一些实施例中，此延迟可能不会影响阈值补偿的准确度，因为在向第一节点n1施加数据电压输入线vdat干扰驱动晶体管td的栅极端子和漏极端子处的电压之后，可以继续进行用于组合的阈值补偿和数据编程阶段202以及持续的阈值补偿阶段203的整个过程的补偿。延迟的最显著影响可能是：如果数据电压输入线vdat显著低于初始化电压输入线vini，那么将数据电压输入线vdat施加到第一节点n1可将驱动晶体管td的栅极端子及漏极端子处的电压拉到低于v
ini
v
th
的电压电平。该电压降可能导致驱动晶体管td的阈值电压v
th
被不正确地补偿，因为栅极-源极电压v
gs
可能小于阈值电压v
th
。这种不当补偿的结果影响在高输出电流下可能降低准确度，因为数据电压输入线vdat越负，驱动晶体管td的输出电流可能越高。
[0121]
在一些实施例中，组合的阈值补偿和数据编程阶段202以及所有后续阶段可以以
与电路配置100和400中相同的方式起作用，因此将不再更详细地描述。
[0122]
由于图5的电路配置500使用共用控制信号scan(n)来控制晶体管t2和t4两者，所以与电路配置100和400不同，可能无法实现低频模式的偏置应力阶段。通过导通晶体管t4将初始化电压线输入vini施加至驱动晶体管td的源极端子，也可能导致驱动晶体管td的栅极端子和漏极端子通过晶体管t2连接。此操作可以导致电流从存储电容器c0和c1流过驱动晶体管td，从而改变驱动晶体管td的栅极端子处存储的电荷，并从前述正常模式600操作破坏像素的编程状态。因此，图5的电路配置500可不以低频模式操作。相反，如果晶体管t2和t4的控制信号分离，那么如上文针对电路配置100和400所描述的，可以以类似于图3的低频模式300的方式实现偏置应力阶段。为了实现电路配置500的低频模式，可将更多数量的控制信号线路由到像素中，这可增加像素的大小，这对于高分辨率应用可能是不需要的。而且，这种实现方式还可以增加生成附加控制信号所需的驱动器的数量，如果期望显示装置的小边框，则这可能是有害的。
[0123]
图7是示出根据本公开的实施方式的电路配置700的图。图8是与图7的电路配置700的正常模式800操作相关联的时序图。如上所述，电路配置700还可采用图3的低频模式300。图7的电路配置700可与电路配置100、400和500类似地操作，除了具有连接到驱动晶体管td的源极端子的第一端子以及连接到参考电压输入线vref的第二端子的附加开关晶体管t6。如上所述，晶体管t6引入新的阳极预发射阶段804，如图8中所示，并且不影响先前阶段201-203中的任一个。包含晶体管t6和以下文所描述的方式使用此晶体管还可有效地用于电路配置100、400和500中的任一者。如上所述，图7的电路配置700基本上体现为具有包括在其中的晶体管t6的图4的电路配置400。
[0124]
在初始化阶段201、组合的阈值补偿和数据编程阶段202以及持续的阈值补偿阶段203期间，晶体管t6处于截止状态并且不影响电路配置700的操作。如上所述，在持续的阈值补偿阶段203结束时，驱动晶体管td的阈值电压v
th
和数据电压输入线vdat的电压被写入电路结构700，并被存储在驱动晶体管td的栅极端子与源极端子之间的存储电容器c0和c1上。
[0125]
在阳极预充电阶段804开始时，控制信号scan4(n)从低电压电平切换至高电压电平，使晶体管t6处于导通状态。因此，晶体管t6将参考电压输入线vref连接至驱动晶体管td的源极端子、oled的阳极以及存储电容器c1的下极板，导致该节点从初始化电压输入线vini的电压移动至参考电压输入线vref的电压。因为存储电容器c1的下极板连接至此新电压，所以它可以将栅极端子处的电压升高与参考电压输入线vref的电压减去初始化电压输入线vini的电压(v
ref-v
ini
)的量对应的量，从而使得栅极端子和源极端子两端的电压与在阳极预充电阶段804之前存储在那里的电压基本上相同(例如，忽略任何寄生电容对这些节点的影响)。随着存储电容器c0的下极板保持浮置，存储在那里的电压将向上移动相同的量，相同的电荷被存储在存储电容器c0上。
[0126]
阳极预充电阶段804的显著结果是寄生oled电容c
oled
被充电以在oled的阳极处维持该较高电压。在没有阳极预充电阶段804的情况下，在发射阶段204的开始，oled阳极处的电压是初始化电压输入线vini的电压，其通常被设置成小于第二电源电压elvss以上的oled阈值电压，以避免在像素的编程期间来自oled的发光。然而，在发射阶段204中，阳极应当进行到高于oled阈值电压的更高电位，并且可能需要在寄生电容c
oled
中存储足够的电荷以保持该电压。在一些实施例中，不管被编程的数据电压如何，可以将均匀量的电荷存储在
寄生电容c
oled
中，因为在基本上每种情况下，在发射阶段204之前，可以将寄生电容c
oled
充电至相同的电压电位(例如，在参考电压输入线vref处)。
[0127]
在没有阳极预充电阶段804的情况下，当像素被编程以发射高光输出时，驱动晶体管td可以向oled提供大电流，并且可能仅需要相对短的时间来将寄生电容c
oled
充电至所需水平。如果在编程值中存在小的电压误差，则对oled充电的速度的影响可能非常小，并且在一帧上平均的光输出中的差异可能仅与最终的、充满电的输出电平相关。然而，当像素被编程以发射低光输出时，驱动晶体管td仅向oled提供非常小的电流，并且因此可能需要大量的时间来对寄生电容c
oled
进行充电。因此，来自oled的光输出可以缓慢地上升到最终输出电平。如果编程值中存在小电压误差，则对oled充电速度的影响可能是显著的，特别是如果驱动晶体管td在亚阈值区域中操作，其中栅极电压的变化导致漏极电流的指数较大的变化。在一帧上平均的光输出中的差异可能很大程度上取决于充电的速度，并且可能比最终输出水平中的差异大许多倍。
[0128]
通过包括阳极预充电阶段804并且将参考电压输入线vref设置为大致等于oled阈值电压，如果已经对低光学输出进行编程，则可能不存在上述来自对寄生电容c
o1ed
充电的误差，因为寄生电容c
o1ed
可能已经被充电到非常类似的电位。当在整个帧上进行平均时，该预充电可以减少光输出中的误差。
[0129]
如图8所示，在至少一些实施例中，阳极预充电阶段804刚好在发射阶段204开始之前进行，使得阳极预充电阶段804之后存在的oled的更大电压电位(例如，参考电压输入线vref的电压减去第二电源电压elvss(v
ref-v
elvss
)刚好在发射阶段204开始之前存在。该定时既缩短了oled因该较高电压电位而承受压力的时间长度，也缩短了oled因该电压电位而发出的任何光的持续时间。
[0130]
在阳极预充电阶段804结束时，控制信号scan4(n)从高电压电平变成低电压电平，从而关闭晶体管t6。因此，驱动晶体管td的源极端子与参考电压输入线vref断开，并且保持每个节点处存储的电压。然后，发射阶段204可以遵循与以上讨论的先前电路配置中概述的相同的过程。
[0131]
如上所述，电路配置700采用额外扫描信号(控制信号scan4(n))来控制晶体管t6。然而，如果需要较少的控制信号来减小驱动器的尺寸，并且因此减小显示装置的边框，则也可以为此目的使用另一个信号的延迟版本，例如scan3(n 2)或scan2(n 2)。在这样的情况下，操作的功能将基本上与上述相同。
[0132]
为了在电路配置700中实现低频模式，控制信号emi(n)、scan2(n)和scan3(n)可以如图3的低频模式300中对于图1的电路配置100所描述的那样进行控制，其中，晶体管t6在低频模式300期间保持在截止状态。
[0133]
图9是示出了根据本公开的实施方式的电路配置900的示图，并且图10是与图9的电路配置900的正常模式1000操作相关联的时序图。电路配置900可与电路配置500和700类似地操作，除了位于驱动晶体管td的漏极端子与初始化电压输入线vini之间的稳定电容器cs。在一些实施例中，如图10所示出的，稳定电容器cs可仅显著影响配置电路900在扩展补偿阶段203的结束与发射阶段204的开始之间的操作。稳定电容器cs的尺寸可以适当地小(例如，10飞法(ff)或更小)，使得在组合的阈值补偿和数据编程阶段202或持续的阈值补偿阶段203期间，稳定电容器cs对驱动晶体管td的栅极端子处的总电容几乎没有影响。在先前
的电路配置100、400、500和700的任何组合中，包含存储电容器cs也可以是有效的。如图9所示，电路配置900可以包括驱动晶体管td的源极端子与第二节点n2之间的初始化晶体管t6(例如，如图5的电路配置500中所示出的)以及驱动晶体管td的源极端子与参考电压输入线vref之间的预充电晶体管t7(例如，如图7的电路配置700中的晶体管t6所示)。
[0134]
在一些实施例中，如图10中所示，稳定电容器cs被包括在电路配置900中以减小驱动晶体管td的栅极端子处的电压可以在连续阈值补偿阶段203的结束与发射阶段204的开始之间变化的量。在持续的阈值补偿阶段203结束时，连接到晶体管t2和t4的栅极端子的控制信号scan(n)从高电压电平变为低电压电平。由此，晶体管t2将驱动晶体管td的漏极端子和栅极端子断开。此外，晶体管t4将驱动晶体管td的源极端子和第二节点n2从初始化电压输入线vini断开，此时晶体管t6保持导通状态。此操作可导致驱动晶体管td的漏极端子和栅极端子的电压降低，因为在晶体管t2和t4打开的同时电荷从这些节点泄漏到初始化电压输入线vini。驱动晶体管td的漏极端子和栅极端子处的电压变化越大，引入到驱动晶体管td的补偿电压中的误差越大。此误差可能发生是因为驱动晶体管td的栅极端子处存在的寄生电容将随着晶体管t2和t4改变状态(例如，关闭)而改变，并且因此，存储电容器c0和c1上存储的电荷量可以在此事件之后分布在不同存储元件的组中。因此，晶体管t2和t4完全打开之前的大电压降低可以表明，当发射阶段204开始时可能需要类似的大电压增加，此时，在oled开始汲取电流并且发光时，驱动晶体管td的源极端子和栅极端子的电压随着oled阳极电压增加而增加。在这些情况下，根据电压变化的大小，可能在最终栅极电压中引入更多的误差。当驱动晶体管td具有陡峭的亚阈值斜率时，例如在igzo晶体管中，驱动晶体管td的编程的栅极-源极电压的即使微小变化也可能导致输出电流的显著差异。
[0135]
稳定电容器cs在此放电过程期间将驱动晶体管td的漏极端子耦合到恒定电源电压(例如，初始化电压输入线vini)，从而在放电事件期间稳定此轻负载节点。电容分压器基本上由驱动晶体管td的栅极端的电容和稳定电容器cs形成。给定具有恒定电压的稳定电容器cs的第一极板(例如，初始化电压输入线vini)，可限制耦合到驱动端子td的稳定电容器cs的相对极板处的电压变化。因此，在该节点处使用稳定电容器cs时，驱动晶体管td的漏极端子和栅极端子之间的电压变化更小，因此，与不使用稳定电容器cs相比，存储电容器c0和c1上存储的电荷引入的误差更小。所以，稳定电容器cs可被包括在此电路的实施例中，以改善阈值补偿操作的准确性。稳定电容cs的值越大，稳定效果越大，阈值补偿精度提高越多。然而，在某些点上，由较大的稳定电容器cs给出的阈值补偿精度的改进可能不如通过合并较小的稳定电容器cs而可能减小的像素电路的尺寸，这可能是高分辨率显示器的重要考虑因素。
[0136]
类似于图5的电路配置500，电路配置900的晶体管t2和t4的共同控制信号(例如，控制信号scan(n))可防止使用低频模式，例如使用电路配置100、400和700所采用的模式。如上所述，晶体管t2和t4的单独的控制信号可以允许在权衡增加的控制信号数量的情况下使用低频率模式。
[0137]
图11是示出根据本公开的实施方式的电路配置1100的图，图12是与图11的电路配置1100的操作相关联的正常模式1200的时序图。与电路配置500和900不同，电路配置1100可以在图3的低频模式300中操作。图11的电路配置1100与图5的电路配置500类似地操作，具有改进的初始化阶段201，除了驱动晶体管td的漏极端子与第三节点n3之间的附加开关
晶体管t6的电路位置以外，该第三节点n3将二极管连接晶体管t2的一个端子与开关晶体管t1的端子连接(相比之下，在电路配置500中，开关晶体管t6位于驱动晶体管td的源极端子处，如图5所示。)。在电路配置1100中，晶体管t6在初始化阶段201之前或在初始化阶段201开始时关闭(如图12所示)，确保第一电源电压elvdd不连接至驱动晶体管td的漏极端子，从而防止驱动晶体管td汲取电流。该功能性允许在初始化阶段201期间，初始化电压输入线vini通过晶体管t4和t5施加至节点n1，而无需通过驱动晶体管td将大电流从第一电源电压elvdd吸取至初始化电压vini，否则可能会导致上述结合上述一些实施例的问题。在初始化阶段201结束时，晶体管t6被打开，并且正常模式1200的组合编程和补偿阶段202、扩展补偿阶段203、以及发射阶段204的操作基本上与它们在用于电路配置500的正常模式600中的操作相同。
[0138]
虽然电路配置1100被描述为具有两个存储电容器c0和c1，但是在其他实施方式中可以采用如图1的电路配置100中示出的单个存储电容器c0。进一步地，在一些实施例中，电路配置1100可以另外包括稳定电容器cs(例如，连接至驱动晶体管td的漏极端子，如图9的电路配置900中所示)。此外，在一些实施例中，电路配置1100可以另外包括晶体管以对oled的阳极预充电(例如，电路配置700的晶体管t6以在图8的预充电阶段804期间将参考电压vref电耦合至驱动晶体管td的源极端子)。
[0139]
如上所述，电路配置1100还可以低频模式操作，例如图3的低频模式300。在这样的实施例中，晶体管t6可以在低频模式300期间持续保持在导通状态。
[0140]
图13是示出根据本公开的实施例的电路配置1300的图。此外，图14是与电路配置1300的正常操作模式1400相关联的时序图，并且图15是与电路配置1300的低频操作模式1500相关联的时序图。在一些实施例中，电路配置1300与图4的电路配置400类似地操作，除了低频模式1500利用单个电压源(例如，初始化电压输入线vini，在逻辑信号scan2(n)的控制下通过晶体管t4)来施加阳极复位阶段301和偏置应力阶段302两者。结果，低频模式1500与低频模式300不同，低频模式300采用两个独立的电压源(例如，用于阳极复位阶段301的数据电压输入线vdat，以及用于偏置应力阶段02的初始化电压输入线vini)。为了提供这种功能，附加晶体管t6(其一个端子连接至oled的阳极，并且另一个端子连接至驱动晶体管td的源极端子)由发射控制信号emi(例如，控制信号emi(n 2))的延迟版本控制。下文将更详细地描述晶体管t6在正常模式1400和低频模式1500期间的使用。
[0141]
如图14所示，在正常模式1400的初始化阶段201和组合编程和补偿阶段202期间，控制信号emi(n 2)处于高电压值，导致晶体管t6处于导通状态。因此，在阶段201和202期间，oled阳极连接到驱动晶体管td的源极，使得阶段201和202基本上类似于电路配置400中所采用的那些操作(例如，如图2的正常模式200中所示)。在持续的阈值补偿阶段203开始时，控制信号emi(n 2)从高电压电平切换到低电压电平，从而将晶体管t6置于截止状态并且将oled阳极与驱动晶体管td的源极端子断开。在一些实施例中，此操作不影响阈值补偿操作，因为初始化电压输入线vini通过扩展补偿阶段203保持连接至驱动晶体管td的源极端子。在一些这样的实施例中，当控制信号emi(n 2)切换回高电平以打开晶体管t6时，而不是当发射控制信号emi(n)切换到高电压电平以打开晶体管t1时(例如，图14中所示的在发射阶段204之前发生)，发射阶段204可以在此后开始，因为没有电流可以从驱动晶体管td流入oled，直到晶体管t1和t6都关闭。然而，此操作序列不影响编程到电路配置1300的像素的
电压，这是因为发射将仅在正常模式1400期间延迟两个水平帧时间(2h)。
[0142]
如图15所示，低频模式1500在阳极复位阶段301和偏置应力阶段302二者期间采用初始化电压输入线vini。在阳极复位阶段301的开始，发射控制信号emi(n)从高电压值变为低电压值，从而将晶体管t1和t5置于截止状态。因此，节点n1与驱动晶体管td的源极端子断开，从而保护存储电容器c0上的电荷免受驱动晶体管td的源极端子处的电压变化的影响。驱动晶体管td的漏极端子也与第一电源电压elvdd断开。同时，控制信号scan2(n)从低电压值变为高电压值以打开晶体管t4。结果，初始化电压输入线vini被施加到驱动晶体管td的源极端子和oled的阳极。在一些实施例中，初始化电压输入线vini的值可被设置成适当的电压电平以重置oled的阳极，并且可以是在正常模式1400期间使用的相同电压。
[0143]
在偏置应力阶段302开始时，控制信号emi(n 2)从高电压电平变为低电压电平以关闭晶体管t6。该操作将oled的阳极与驱动晶体管td的源极端子断开，从而允许在不改变复位阳极电压的情况下改变驱动晶体管td的源极端子处的电压。一旦完成此操作，初始化电压输入线vini的电压电平可改变为不同值以提供适当应力来驱动晶体管td。在一些实施例中，可以类似地执行这个操作，以在之前的电路配置(例如，电路配置100、400和700)中提供偏置应力阶段302。初始化电压输入线vini的电压值可与阳极复位阶段301中使用的电压值相同或不同，这取决于为实现所需功能而对驱动晶体管td施加的压力大小。
[0144]
在偏置应力阶段302结束时，发射控制信号emi(n)从低电压电平变为高电压电平，从而将第一节点n1连接至驱动晶体管td的源极端(经由晶体管t5)，并且将第一电源电压elvdd连接至驱动晶体管td的漏极端子(经由晶体管t1)。大致在此同时，控制信号scan2(n)从高电压电平变为低电压电平，从而驱动晶体管td的源极端子与初始化电压输入线vini断开，从而结束偏置应力阶段302。之后，当控制信号emi(n 2)从低电压电平变为高电压值以将oled阳极连接到驱动晶体管td的源极端子时，发射阶段204可以开始，从而允许电流从第一电源电压elvdd流入oled的阳极中，如由驱动晶体管td的偏置所确定的。
[0145]
因此，在一些实施例中，基于电路配置1300，单个输入电压(例如，初始化电压输入线vini)可以用于低频模式1500的阳极复位阶段301和偏置应力阶段302两者。虽然图13的电路配置1300主要基于电路配置400，但是可以采用上述其他基本电路配置(例如，电路配置100、700和1100)来实现类似的结果。
[0146]
本公开的实施例可应用于许多显示装置，以允许具有有效阈值电压补偿和真黑性能的高分辨率显示装置。此类装置的实例包含电视、移动电话、个人数字助理(pda)、平板计算机及膝上型计算机、台式显示器、数码相机，以及需要高分辨率显示器的类似设备。
[0147]
从上述讨论中可以明显看出，在不脱离这些概念的范围的情况下，可以使用各种技术来实现本发明的概念。此外，虽然已经具体参考某些实现来描述这些概念，但本领域的普通技术人员将认识到，可以在不脱离这些概念的范围的情况下在形式和细节上进行改变。因此，本披露应在所有方面被视为说明性的，而非限制性的。还应当理解，本发明不限于所描述的特定实现，而是在不脱离本发明的范围的情况下，可以进行许多重排、修改和替换。