一种残膜回收机防缠绕挑膜装置的制 一种秧草收获机用电力驱动行走机构

显示面板及其驱动方法、显示装置与流程

2022-11-20 15:17:15 来源:中国专利 TAG:

显示面板及其驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域,尤其涉及一种显示面板及其驱动方法、显示装置。


背景技术:

2.随着显示技术的不断发展,用户对显示面板各方面性能的要求也越来越高。然而,基于目前显示面板的结构,在一帧时间内,发光元件的发光时间较短。尤其是对于可穿戴等类型的显示面板,该类显示面板中的子像素的行数较少,在一帧时间内,发光元件的发光时间仅能达到70%~80%,此时就需通过增大电源电压等方式来提高发光元件的发光亮度,进而导致显示面板功耗较大。


技术实现要素:

3.有鉴于此,本发明实施例提供了一种显示面板及其驱动方法、显示装置,用以提高一帧时间内发光元件的发光时间。
4.一方面,本发明实施例提供了一种显示面板,包括:
5.像素电路,所述像素电路包括驱动晶体管和调控模块,其中,所述调控模块分别与第一扫描线、调控线和所述驱动晶体管的第一极电连接;
6.级联设置的多级第一移位电路,所述第一移位电路与所述第一扫描线电连接,所述第一移位电路包括第一控制模块和第一输出模块,其中,
7.所述第一控制模块分别与第一甲时钟线、第一移位控制线和第一控制节点电连接,用于响应所述第一甲时钟线提供的第一甲时钟信号,将所述第一移位控制线提供的第一移位控制信号写入所述第一控制节点;
8.所述第一输出模块分别与所述第一控制节点、第一乙时钟线和所述第一扫描线电连接,用于响应所述第一控制节点的信号,将所述第一乙时钟线提供的第一乙时钟信号写入所述第一扫描线。
9.另一方面,本发明实施例提供了一种显示面板的驱动方法,用于驱动上述显示面板,所述驱动方法包括:
10.所述第一移位电路向所述第一扫描线输出第一扫描信号,控制所述像素电路中的所述调控模块将所述调控线提供的偏置信号写入所述驱动晶体管的第一极;
11.其中,所述第一移位电路向所述第一扫描线输出第一扫描信号的过程包括:所述第一控制模块响应所述第一甲时钟线提供的第一甲时钟信号,将所述第一移位控制线提供的第一移位控制信号写入所述第一控制节点;所述第一输出模块响应所述第一控制节点的信号,将所述第一乙时钟线提供的第一乙时钟信号写入所述第一扫描线。
12.再一方面,本发明实施例提供了一种显示装置,包括上述显示面板。
13.上述技术方案中的一个技术方案具有如下有益效果:
14.基于第一移位电路中第一控制模块和第一输出模块的连接方式,一方面,当第一移位控制线提供低电平、第一甲时钟线提供低电平、第一乙时钟线提供高电平时,第一控制
模块响应第一甲时钟线提供的低电平,控制第一移位控制线与第一控制节点之间的通路导通,将第一移位控制线提供的低电平写入第一控制节点。此时,第一输出模块在低电平的作用下控制第一乙时钟线与第一扫描线之间的传输通路导通,将第一乙时钟线提供的高电平传输至第一扫描线,使第一扫描线输出高电平。当第一甲时钟线跳变为高电平时,第一控制模块控制第一移位控制线与第一控制节点之间的通路断开,第一控制节点保持之前写入的低电平。当后续第一乙时钟信号由高跳低时,受到第一输出模块的寄生电容的影响,第一乙时钟信号的下降沿会将第一控制节点的电位拉至更低,进而使第一输出模块控制第一乙时钟线与第一扫描线之间的传输通路导通的更完全,从而在第一乙时钟信号置低时,第一输出模块可以快速且准确地将第一乙时钟线上的低电平传输至第一扫描线中,使第一移位电路所输出的信号由高跳低时不再存在拖尾。
15.如此一来,在对其它信号的时序进行设定时,就无须考虑对第一扫描信号的拖尾进行避让。示例性的,在第二扫描信号的时序进行设定时,第二扫描信号中的第一个高电平无需考虑对第一扫描信号的拖尾进行覆盖,可缩短第二扫描信号中第一个高电平的覆盖时长;同时也可以缩短第二扫描信号中第二个高电平与第一扫描信号中第二个低电平之间的间隔时长。进而在设计发光控制信号的时序时,就能相应减小发光控制信号中高电平的覆盖时间。
16.另一方面,由于第一输出模块的第二极与第一乙时钟线电连接,而第一乙时钟线输出高低电平交替的脉冲信号,因此,第一输出模块向第一扫描线所输出的低电平至多持续第一乙时钟信号中的一个低电平时长。可以理解的是,在时序设定中,第一甲时钟信号的下降沿至第一乙时钟信号的下降沿之间所间隔的时间为行时间的整数倍,而第一甲时钟信号和第一乙时钟信号中单个低电平的时间则不与行时间呈整数倍。因此,在该种结构下,第一移位电路所输出低电平的时间不与行时间呈整数倍,从而减小了单个低电平的占用时间。尤其是在第一扫描线进行一驱多设计,如果需要将第一扫描信号中的低电平进行拉长,也无需再以行时间为倍数进行拉长,因而能更大程度的减小第一扫描信号中低电平时长。
17.综上,本发明实施例可以增大一帧时间内发光时间的占比,有效提高发光元件的发光亮度,因而无需再增大电源电压来提高显示面板的显示亮度,有效减小了显示面板的功耗。
【附图说明】
18.为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
19.图1为本发明实施例所提供的像素电路的一种结构示意图;
20.图2为本发明实施例所提供的第一类型移位电路的一种结构示意图;
21.图3为本发明实施例所提供的第一类型移位电路对应的一种时序图;
22.图4为本发明实施例所提供的第一扫描线采用一驱二设计时像素电路对应的一种时序图;
23.图5为本发明实施例所提供的第一扫描线采用一驱四设计时像素电路对应的一种时序图;
24.图6为本发明实施例所提供的显示面板的一种俯视图;
25.图7为本发明实施例所提供的第一移位电路的一种结构示意图;
26.图8为本发明实施例所提供的第一移位电路对应的一种时序图;
27.图9为本发明实施例所提供的第二移位电路的一种结构示意图;
28.图10为本发明实施例所提供的第二移位电路对应的一种时序图;
29.图11为本发明实施例所提供的像素电路对应的一种时序图;
30.图12为本发明实施例所提供的显示面板的另一种俯视图;
31.图13为本发明实施例所提供的像素电路对应的另一种时序图;
32.图14为本发明实施例所提供的各移位电路对应的一种时序图;
33.图15为本发明实施例所提供的像素电路对应的再一种时序图;
34.图16为本发明实施例所提供的像素电路对应的再一种时序图;
35.图17为本发明实施例所提供的各移位电路对应的另一种时序图;
36.图18为本发明实施例所提供的像素电路对应的又一种时序图;
37.图19为本发明实施例所提供的各移位电路对应的再一种时序图;
38.图20为本发明实施例所提供的各移位电路对应的又一种时序图;
39.图21为本发明实施例所提供的第一移位电路对应的另一种时序图;
40.图22为本发明实施例所提供的显示装置的一种结构示意图。
【具体实施方式】
41.为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
42.应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
43.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
44.应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,a和/或b,可以表示:单独存在a,同时存在a和b,单独存在b这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
45.有机发光二极管(organic light-emitting diode,oled)显示面板包括多个子像素,子像素包括电连接的像素电路和发光元件,其中,像素电路包括驱动晶体管和多个开关晶体管,基于驱动晶体管和多个开关晶体管的相互配合,像素电路向发光元件传输驱动电流,驱动发光元件发光。
46.为提高oled显示面板在低频显示下的显示性能,在本发明实施例中,可以对像素电路进行以下两方面的调整:
47.一方面,可以将像素电路中与驱动晶体管的栅极电连接的开关晶体管设置为漏流较低的铟镓锌氧化物(indium gallium zinc oxide,igzo)晶体管。示例性的,如图1所示,图1为本发明实施例所提供的像素电路1的一种结构示意图,可以将像素电路1中与驱动晶
体管k0电连接的栅极复位晶体管k1和阈值补偿晶体管k2设置为n型的igzo晶体管,从而减小这两个晶体管的漏电流对驱动晶体管k0的栅极电位的影响。
48.另一方面,再次参见图1,还可以在像素电路1中增设调控晶体管k3,调控晶体管k3电连接在调控线dvh与驱动晶体管k0的第一极之间,用于向驱动晶体管k0写入偏置电压,从而对驱动晶体管k0的偏置状态进行调整,提高驱动晶体管k0工作状态的稳定性。
49.然而,在改变栅极复位晶体管k1和阈值补偿晶体管k2的晶体管类型、以及增设调控晶体管k3后,显示面板需要为栅极复位晶体管k1、阈值补偿晶体管k2和调控晶体管k3增设额外的扫描线来驱动其导通或截止。具体地,再次参见图1,显示面板需增设与调控晶体管k3电连接的第一扫描线sp*、与栅极复位晶体管k1电连接的第三扫描线s1n1和与阈值补偿晶体管k2电连接的第四扫描线s2n1。
50.众所周知,扫描线需要利用移位寄存器来为其提供信号,因此,在增设上述扫描线后,显示面板还需进一步增设与这部分扫描线对应的移位寄存器,但这样会导致显示面板中所需设置的移位寄存器数量较多,进而导致显示面板的边框宽度较大。
51.为减小显示面板的边框宽度,在本发明实施例所提供的一种设置方式中,可以将第一扫描线sp*、第三扫描线s1n1和第四扫描线s2n1分别采用一驱多的设计方式,即,一条第三扫描线s1n1分别与多行像素电路1电连接,一条第四扫描线s2n1分别与多行像素电路1电连接,一条第一扫描线sp*也分别与多行像素电路1电连接。然后,在对上述各扫描线所提供的扫描信号进行时序设定时,可以将各扫描信号的使能电平时间拉长,覆盖住多行像素电路1中特定晶体管的开启时间,从而实现显示面板的正常显示。
52.在上述设置方式中,多行像素电路1仅需对应设置一级用于提供第一扫描信号sp*(为方便理解,本发明实施例将各信号分别用其各自对应的信号线的附图标记进行表示)的移位电路、一级用于提供第三扫描信号s1n1的移位电路以及一级用于提供第四扫描信号s2n1的移位电路。从而有效减小了显示面板中所需设置的移位电路的数量,有助于显示面板的减小边框宽度。
53.当第一扫描线sp*、第三扫描线s1n1和第四扫描线s2n1采用一驱多的设计方式时,在一种设置方式中,用于提供第一扫描信号sp*、第三扫描信号s1n1或第四扫描信号s2n1的移位电路可以采用第一类型移位电路2。在该类型的移位电路的电路结构中,其两个输出晶体管分别与两条提供固定电位的信号线电连接。
54.以图2所示意的一种第一类型移位电路2的电路结构为例,如图2所示,图2为本发明实施例所提供的第一类型移位电路2的一种结构示意图,第一类型移位电路2包括第一输出管w1和第二输出管w2,其中,第一输出管w1用于在导通时将第一固定电位信号线vgh所提供的第一固定电位信号(高电平)输出,第二输出管w2用于在导通时将第二固定电位信号线vgl所提供的第二固定电位信号(低电平)。由于第一固定电位信号和第二固定电位信号均为恒压信号,因此,采用该第一类型移位电路2,可以在第一输出管w1持续导通时一直输出高电平、以及在第二输出管w2持续导通时一直输出低电平。
55.然而,发明人经过进一步研究发现,第一类型移位电路2会对其输出的信号带来一些限制:
56.下面以第一类型移位电路2与第四扫描线s2n1电连接为例,对第一类型移位电路2的工作过程进行说明:
57.当第一类型移位电路2与第四扫描线s2n1电连接时,第一输出管w1的栅极与第二节点n2电连接,第一输出管w1的第二极与第一固定电位信号线vgh电连接,第一输出管w1的第二极与第四扫描线s2n1电连接;第二输出管w2的栅极与第一节点n1电连接,第二输出管w2的第一极与第二固定电位信号线vgl电连接,第二输出管w2的第二极与第四扫描线s2n1电连接。
58.再次参见图2,第一类型移位电路2还可以包括:
59.第三开关管w3,第三开关管w3的栅极与第一节点n1电连接,第三开关管w3的第一极与第一固定电位信号线vgh电连接,第三开关管w3的第二极与第二节点n2电连接。
60.第四开关管w4,第四开关管w4的栅极与第二时钟线xck电连接,第四开关管w4的第二极与第二节点n2电连接。
61.第五开关管w5,第五开关管w5的栅极与第三节点n3电连接,第五开关管w5的第一极与第二时钟线xck电连接,第五开关管w5的第二极与第四开关管w4的第一极电连接。
62.第六开关管w6,第六开关管w6的栅极与第一节点n1电连接,第六开关管w6的第一极与第一时钟线ck电连接,第六开关管w6的第二极与第三节点n3电连接。
63.第七开关管w7,第七开关管w7的栅极与第三节点n3电连接,第七开关管w7的第一极与第一固定电位信号线vgh电连接。
64.第八开关管w8,第八开关管w8的栅极与第二时钟线xck电连接,第八开关管w8的第一极与第一节点n1电连接,第八开关管w8的第二极与第七开关管w7的第二极电连接。
65.第九开关管w9,第九开关管w9的栅极与第一时钟线ck电连接,第九开关管w9的第一极与移位控制线in电连接,第九开关管w9的第二极与第一节点n1电连接。
66.第十开关管w10,第十开关管w10的栅极与第一时钟线ck电连接,第十开关管w10的第一极与第二固定电位信号线vgl电连接,第十开关管w10的第二极与第三节点n3电连接。
67.第一电容c1,第一电容c1电连接在第三节点n3与第五开关管w5的第二极之间。
68.第二电容c2,第二电容c2电连接在第一固定电位信号线vgh与第二节点n2之间。
69.第三电容c3,第三电容c3电连接在第二时钟线xck与第一节点n1之间。
70.如图3所示,图3为本发明实施例所提供的第一类型移位电路2对应的一种时序图,第一类型移位电路2的工作过程包括第一时段t1、第二时段t2、第三时段t3和第四时段t4。
71.在第一时段t1,移位控制线in提供高电平、第一时钟线ck提供低电平、第二时钟线xck提供高电平,第十开关管w10响应第一时钟线ck提供的低电平导通,将第三节点n3置低,在该时段,第一类型移位电路2向第四扫描线s2n1的输出维持上一帧的低电平。
72.在第二时段t2,移位控制线in提供低电平、第一时钟线ck提供高电平、第二时钟线xck提供低电平,第三节点n3维持低电平,第七开关管w7响应第三节点n3的低电平导通,第八开关管w8响应第二时钟线xck提供的低电平导通,将第一节点n1置高;第五开关管w5响应第三节点n3的低电平导通,第四开关管w4响应第二时钟线xck提供的低电平导通,将第二节点n2置低,进而控制第一输出管w1导通,在该时段,第一类型移位电路2向第四扫描线s2n1输出高电平。
73.在第三时段t3,移位控制线in提供低电平、第一时钟线ck提供低电平、第二时钟线xck提供高电平,第九开关管w9响应第一时钟线ck提供的低电平导通,将第一节点n1置低,进而控制第二输出管w2导通,在该时段,第一类型移位电路2向第四扫描线s2n1输出低电
平。
74.在第四时段t4,移位控制线in提供低电平、第一时钟线ck提供高电平、第二时钟线xck提供低电平,第一节点n1维持低电平,第一类型移位电路2持续向第四扫描线s2n1输出低电平。
75.基于上述工作过程可知,在第二时段t2,当第二时钟线xck所提供的第二时钟信号由高跳低时,第四开关管w4开始导通,将第二节点n2置低,从而控制第一输出管w1开始输出高电平,直至后续第一时钟线ck所提供的第一时钟信号由高跳低时,第九开关管w9开始导通,将第一节点n1置低,控制第三开关管w3导通,将第二节点n2置低,与此同时,第二输出管w2开始输出低电平。可见,第一类型移位电路2输出一个高电平(使能电平)的时间为第二时钟信号的下降沿至第一时钟信号的下降沿之间所间隔的时长,该时长为行时间h的整数倍。
76.而且,在第三时段t3,由于移位控制线in和第一时钟线ck均提供低电平,因此,在该时段,第九开关管w9的栅源电压vgs为0,基于p型晶体管的器件特性,第九开关管w9的栅源电压vgs为0时,第九开关管w9导通不完全,从而导致移位控制线in所提供的低电平无法完全传输至第一节点n1,导致第一节点n1的电位被抬高,第一节点n1的电位抬高后,第二输出管w2也无法完全导通,这样一来,第二输出管w2就无法快速地将第二固定电位信号线vgl所提供的低电平直接输出,而是会出现一个台阶,即出现拖尾,该拖尾的时间也为行时间h的整数倍。
77.综上,上述第一类型移位电路2的电路结构决定了该类型移位电路所输出的使能电平的时长只能为行时间h的整数倍,而且还不可避免的存在拖尾现象。
78.由于出现拖尾时的信号不稳,因此,在时序设定中,一般是需要对信号的拖尾进行避开的。例如,结合图4和图5,在一帧时间内,第四扫描信号s2n1中的第一个高电平要同时覆盖住第一扫描信号sp*中的第一个拖尾,导致第四扫描信号s2n1中第一个高电平的覆盖时间较长;而第四扫描信号s2n1中的第二个拖尾要和第一扫描信号sp*中的第二个拖尾相互错开,导致第四扫描信号s2n1中的第二个高电平与第一扫描信号sp*中的第二个低电平之间间隔较长。如此一来,在设定发光控制信号emit的时序时,发光控制信号emit中高电平(发光非使能电平)的覆盖时间就需被拉至很长,进而导致一帧时间内发光控制信号emit中高电平的占比较大,也就是发光元件不发光时间的占比较大。
79.尤其地,当第一扫描线sp*采用一驱多设计时,第一扫描信号sp*中低电平的时间和拖尾时间还会成倍增加,因此发光控制信号emit中高电平的占比会更大。
80.示例性的,如图4所示,图4为本发明实施例所提供的第一扫描线sp*采用一驱二设计时像素电路1对应的一种时序图,当第一扫描线sp*采用一驱二的设计时,发光控制信号emit中用于不发光的时间为40个行时间h,以显示面板包括400行子像素、一帧时间内发光控制信号emit具有两个脉冲为例,在一帧时间内内,发光控制信号emit中低电平时间的占比为也就是80%。
81.如图5所示,图5为本发明实施例所提供的第一扫描线sp*采用一驱四设计时像素电路1对应的一种时序图,当第一扫描线sp*采用一驱四设计时,发光控制信号emit中用于不发光的时间增大至了52个行时间h,此时,发光控制信号emit中低电平时间的占比减小至
也就是74%。
82.因此,采用上述设计,发光控制信号emit需要长时间置于高电平,导致一帧时间内发光元件的发光时间较短,此时若想实现高亮显示,就需增大电源电压,进而导致显示面板功耗大幅增大。
83.对此,本发明实施例提供了一种显示面板,如图6所示,图6为本发明实施例所提供的显示面板的一种俯视图,显示面板包括像素电路1和级联设置的多级第一移位电路3。
84.再次参见图1,像素电路1包括驱动晶体管k0和调控模块11,调控模块11分别与第一扫描线sp*、调控线dvh和驱动晶体管k0的第一极电连接。具体地,调控模块11可以包括调控晶体管k3,调控晶体管k3的栅极与第一扫描线sp*电连接,调控晶体管k3的第一极与调控线dvh电连接,调控晶体管k3的第二极与驱动晶体管k0的第一极电连接。
85.结合图6,如图7所示,图7为本发明实施例所提供的第一移位电路3的一种结构示意图,第一移位电路3与第一扫描线sp*电连接。需要说明的是,在一种设置方式中,一级第一移位电路3可以与一条第一扫描线sp*电连接,即,第一移位电路3对第一扫描线sp*进行一驱一设计。或者,在另一种设置方式中,参见图6,一级第一移位电路3也可以与至少两条第一扫描线sp*电连接,即,第一移位电路3对第一扫描线sp*进行一驱多设计。
86.第一移位电路3包括第一控制模块31和第一输出模块32。其中,第一控制模块31分别与第一甲时钟线ck1、第一移位控制线in1和第一控制节点n1_1电连接,第一控制模块31用于响应第一甲时钟线提供的第一甲时钟信号ck1,将第一移位控制线in1提供的第一移位控制信号in1写入第一控制节点n1_1。第一输出模块32分别与第一控制节点n1_1、第一乙时钟线xck1和第一扫描线sp*电连接,第一输出模块32用于响应第一控制节点n1_1的信号,将第一乙时钟线xck1提供的第一乙时钟信号xck1写入第一扫描线sp*。
87.如图8所示,图8为本发明实施例所提供的第一移位电路3对应的一种时序图,基于第一移位电路3中第一控制模块31和第一输出模块32的连接方式,一方面,当第一移位控制线in1提供低电平、第一甲时钟线ck1提供低电平、第一乙时钟线xck1提供高电平时,第一控制模块31响应第一甲时钟线ck1提供的低电平,控制第一移位控制线in1与第一控制节点n1_1之间的通路导通,将第一移位控制线in1提供的低电平写入第一控制节点n1_1。此时,第一输出模块32在低电平的作用下控制第一乙时钟线xck1与第一扫描线sp*之间的传输通路导通,将第一乙时钟线xck1提供的高电平传输至第一扫描线sp*,使第一扫描线sp*输出高电平。
88.当第一甲时钟线ck1所提供的信号跳变为高电平时,第一控制模块31控制第一移位控制线in1与第一控制节点n1_1之间的通路断开,第一控制节点n1_1保持之前写入的低电平。当后续第一乙时钟信号xck1由高跳低时,受到第一输出模块32的寄生电容的影响,第一乙时钟信号xck1的下降沿会将第一控制节点n1_1的电位拉至更低,进而使第一输出模块32控制第一乙时钟线xck1与第一扫描线sp*之间的传输通路导通的更完全,从而在第一乙时钟信号xck1置低时,第一输出模块32可以快速且准确地将第一乙时钟线xck1上的低电平传输至第一扫描线sp*中,使第一移位电路3所输出的信号由高跳低时不再存在拖尾。
89.如此一来,在对其它信号的时序进行设定时,就无须考虑对第一扫描信号sp*的拖尾进行避让。示例性的,结合图11,在第四扫描信号s2n1的时序进行设定时,第四扫描信号
s2n1中的第一个高电平无需考虑对第一扫描信号sp*的拖尾进行覆盖,可缩短第四扫描信号s2n1中第一个高电平的覆盖时长;同时也可以缩短第四扫描信号s2n1中第二个高电平与第一扫描信号sp*中第二个低电平之间的间隔时长。进而在设计发光控制信号emit的时序时,就能相应减小发光控制信号emit中高电平的覆盖时间。
90.另一方面,由于第一输出模块32的第二极与第一乙时钟线xck1电连接,而第一乙时钟线xck1输出高低电平交替的脉冲信号,因此,第一输出模块32向第一扫描线sp*所输出的低电平至多持续第一乙时钟信号xck1中的一个低电平时长。可以理解的是,在时序设定中,结合图8,第一甲时钟信号ck1的下降沿至第一乙时钟信号xck1的下降沿之间所间隔的时间为行时间h的整数倍,而第一甲时钟信号ck1和第一乙时钟信号xck1中单个低电平的时间则不与行时间h呈整数倍。因此,在该种结构下,第一移位电路3所输出低电平的时间不与行时间h呈整数倍,从而减小了单个低电平的占用时间。
91.尤其是在第一扫描线sp*进行一驱多设计,如果需要将第一扫描信号sp*中的低电平进行拉长,也无需再以行时间h为倍数进行拉长,因而能更大程度的减小第一扫描信号sp*中低电平时长。示例性的,假设显示面板采用图11所示的时序设定,当第一扫描线sp*采用一驱二设计时,相较于图4,本发明实施例可以将发光控制信号emit中用于不发光的时间缩短为24个行时间h,仍以显示面板包括400行子像素、一帧时间内发光控制信号emit具有两个脉冲为例,发光控制信号emit中低电平时间的占比可提高至也就是88%。其发光时间相比于图4提升了10%,因而可以将亮度也提升10%。
92.综上,本发明实施例可以增大一帧时间内发光时间的占比,有效提高发光元件的发光亮度,因而无需再增大电源电压来提高显示面板的显示亮度,有效减小了显示面板的功耗。
93.在一种可行的实施方式中,再次参见图1,像素电路1还包括数据写入模块12,数据写入模块12分别与第二扫描线sp、数据线data和驱动晶体管k0的第一极电连接。具体地,数据写入模块12可以包括数据写入晶体管k4,数据写入晶体管k4的栅极与第二扫描线sp电连接,数据写入晶体管k4的第一极与数据线data电连接,数据写入晶体管k4的第二极与驱动晶体管k0的第一极电连接。
94.结合图6,显示面板还包括级联设置的多级第二移位电路4,第二移位电路4与第二扫描线sp电连接。需要说明的是,参见图6,在一种设置方式中,一级第二移位电路4可以与一条第二扫描线sp电连接,即,第二移位电路4对第二扫描线sp进行一驱一设计。
95.如图9所示,图9为本发明实施例所提供的第二移位电路4的一种结构示意图,第二移位电路4包括第一驱动模块41和第三输出模块42。其中,第一驱动模块41分别与第二甲时钟线ck2、第二移位控制线in2和第一驱动节点n1_2电连接,第一驱动模块41用于响应第二甲时钟线ck2输出的第二甲时钟信号ck2,将第二移位控制线in2提供的第二移位控制信号in2写入第一驱动节点n1_2。第三输出模块42分别与第一驱动节点n1_2、第二乙时钟线xck2和第二扫描线sp电连接,第三输出模块42用于响应第一驱动节点n1_2的信号,将第二乙时钟线xck2提供的第二乙时钟信号xck2写入第二扫描线sp。
96.在该种设置方式中,第二扫描线sp与第一扫描线sp*对应同一类型的移位电路,结合上述对第一移位电路3的工作过程的分析,如图10所示,图10为本发明实施例所提供的第
二移位电路4对应的一种时序图,利用第二移位电路4向第二扫描线sp传输信号,同样能避免第二扫描信号sp中存在拖尾,以及使第二扫描信号sp中单个低电平的时长无需与行时间h呈整数倍。由于第二扫描信号sp用于控制像素电路1进行充电,因此,避免第二扫描信号sp产生拖尾可以有效提高第二扫描信号sp的稳定性,进而提高像素电路1的充电可靠性,提高对发光元件的发光状态的控制。
97.此外,还需要说明的是,在一种相关设计中,第一扫描线sp*和第二扫描线sp对应同一组移位寄存器,即,与同一像素电路1电连接的第一扫描线sp*和第二扫描线sp是与同一移位寄存器中不同级的移位电路电连接的,也就是二者进行了上下级借用。例如,与第i行像素电路1电连接的第一扫描线sp*与第i-2级移位电路电连接,与第i行像素电路1电连接的第二扫描线sp与第i级移位电路电连接。基于该种设置方式,在像素电路1的工作过程中,第i-2级移位电路首先向第一扫描线sp*输出低电平,控制调控模块11将调控线dvh提供的偏置电压写入驱动晶体管k0,对驱动晶体管k0进行电位刷新,然后,第i级移位电路向第二扫描线sp输出低电平,控制数据写入模块12将数据电压写入驱动晶体管k0。因此,在该种设置方式下,只能在像素电路1写入数据电压之前对驱动晶体管k0写入一次偏置电压。
98.但当显示面板在进行低频显示时,由于像素电路1仅在写入帧写入一次数据电压,在后续较长的保持帧内不再继续写入数据电压,因此,在对驱动晶体管k0写入数据电压之后,驱动晶体管k0的第一极会发生较长时间的漏电,如果不对驱动晶体管k0的偏置状态进行调整,会导致驱动晶体管k0的工作状态难以保持稳定。
99.而在本发明实施例中,第一扫描线sp*和第二扫描线sp则是分别对应了两组不同的移位寄存器,此时,第一扫描信号sp*和第二扫描信号sp的时序无需彼此相互限制,可以对第一扫描信号sp*的时序进行更加灵活的设定。例如,可以在驱动晶体管k0写入数据电压之前和之后,第一扫描信号sp*可以控制偏置模块11分别向驱动晶体管k0写入偏置电压,对驱动晶体管k0进行多次调控,以进一步提高驱动晶体管k0工作状态的稳定性。
100.进一步地,再次参见图1,像素电路1还包括阈值补偿模块13,阈值补偿模块13分别与第四扫描线s2n1、驱动晶体管k0的第二极和驱动晶体管k0的栅极电连接。具体地,阈值补偿模块13可以包括阈值补偿晶体管k2,阈值补偿晶体管k2的栅极与第四扫描线s2n1电连接,第四扫描线s2n1的第一极与驱动晶体管k0的第二极电连接,第四扫描线s2n1的第二极与驱动晶体管k0的栅极电连接。
101.再次参见图6,显示面板还包括级联设置的多级第四移位电路5,第四移位电路5与第四扫描线s2n1电连接。需要说明的是,在一种设置方式中,一级第四移位电路5可以与一条第四扫描线s2n1电连接,即,第四移位电路5对第四扫描线s2n1进行一驱一设计。或者,在另一种设置方式中,参见图6,一级第四移位电路5也可以与至少两条第四扫描线s2n1电连接,即,第四移位电路5对第四扫描线s2n1进行一驱多设计。
102.如图11所示,图11为本发明实施例所提供的像素电路1对应的一种时序图,像素电路1的驱动周期包括第一调控时段t1、充电时段t2和第二调控时段t3,其中,第一调控时段t1位于充电时段t2之前,第二调控时段t3位于充电时段t2之后。
103.在第一调控时段t1和第二调控时段t3,第一移位电路3向第一扫描线sp*输出第一使能电平(低电平),控制调控模块11将调控线dvh提供的偏置信号写入驱动晶体管k0的第一极。在充电时段t2,第二移位电路4向第二扫描线sp输出第二使能电平,第四移位电路5向
第四扫描线s2n1输出第四使能电平,控制数据写入模块12和阈值补偿模块13将数据线data提供的数据信号写入驱动晶体管k0的栅极,对驱动晶体管k0进行充电。
104.基于上述设置方式,通过在充电时段t2之前设置第一调控时段t1,利用调控模块11对驱动晶体管k0进行电位刷新,可以使驱动晶体管k0的器件特性被置为确定的初始状态,消除上一帧所写入的数据信号对驱动晶体管k0的器件特性的影响。而通过在充电时段t2之后进一步设置第二调控时段t3,可以再次利用调控模块11向驱动晶体管k0写入偏置电压,使驱动晶体管k0的偏置状态接近于刚写入数据电压时驱动晶体管k0的偏置状态,以进一步提高驱动晶体管k0工作状态的稳定性。
105.因此,上述设置方式可以对驱动晶体管k0的偏置状态起到更好的调控作用,更大程度地提高驱动晶体管k0的工作稳定性。
106.在一种可行的实施方式中,再次参见图1,像素电路1还包括栅极复位模块14,栅极复位模块14分别与第三扫描线s1n1、复位线vref和驱动晶体管k0的栅极电连接。具体地,栅极复位模块14包括栅极复位晶体管k1,栅极复位晶体管k1的栅极与第三扫描线s1n1电连接,栅极复位晶体管k1的第一极与复位线vref电连接,栅极复位晶体管k1的第二极与驱动晶体管k0的栅极电连接。
107.再次参见图6,显示面板还包括级联设置的多级第三移位电路6,第三移位电路6与第三扫描线s1n1电连接。需要说明的是,在一种设置方式中,一级第三移位电路6可以与一条第三扫描线s1n1电连接,即,第三移位电路6对第三扫描线s1n1进行一驱一设计。或者,在另一种设置方式中,参见图6,一级第三移位电路6也可以与至少两条第三扫描线s1n1电连接,即,第三移位电路6对第三扫描线s1n1进行一驱多设计。
108.需要说明的是,在本发明实施例中,如图12所示,图12为本发明实施例所提供的显示面板的另一种俯视图,第三移位电路6分别与第三移位控制线in3、第三甲时钟线ck3和第三乙时钟线xck3电连接,第四移位电路5分别与第四移位控制线in4、第四甲时钟线ck4和第四乙时钟线xck4电连接。
109.其中,第三移位电路6和第四移位电路5可以采用与图2所示的第一类型移位电路2的相同的结构设计,也可以采用图7所示的第一移位电路3的相同的结构设计。结合对这两种移位电路的工作过程的阐述,当第三移位电路6和第四移位电路5采用与图2所示的第一类型移位电路2的相同的结构设计时,参见图11,第三扫描信号s1n1和第四扫描信号s2n1是具有拖尾的。当第三移位电路6和第四移位电路5采用与图7所示的第一移位电路3的相同的结构设计时,参见图13、图15和图16,第三扫描信号s1n1和第四扫描信号s2n1是不存在拖尾的。
110.如图13和图14所示,图13为本发明实施例所提供的像素电路1对应的另一种时序图,图14为本发明实施例所提供的各移位电路对应的一种时序图,在第一调控时段t1,第三移位电路6向第三扫描线s1n1输出第三使能电平(高电平),控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极。即,在第一调控时段t1,第三扫描信号s1n1的高电平与第一扫描信号sp*的低电平交叠。
111.基于上述设置方式,在第一调控时段t1,栅极复位模块14向驱动晶体管k0的栅极写入复位电压控制驱动晶体管k0导通,同时,调控模块11向驱动晶体管k0的第一极写入偏置电压,该偏置电压可以进一步经由导通的驱动晶体管k0写入驱动晶体管k0的第二极,从
而利用偏置电压实现对驱动晶体管k0的第一极和第二极电位的刷新。
112.而且,由于复位电压较低,偏置电压较高,因而在该时段,驱动晶体管k0的栅极与第一极之间具有较大压差,调控模块11对驱动晶体管k0的偏置状态调控的更加彻底,可以更大程度地消除上一帧所写入的数据信号对驱动晶体管k0的器件特性的影响。
113.在一种可行的实施方式中,再次参见图1,像素电路1还包括栅极复位模块14,栅极复位模块14分别与第三扫描线s1n1、复位线vref和驱动晶体管k0的栅极电连接。再次参见图6,显示面板还包括级联设置的多级第三移位电路6,第三移位电路6与第三扫描线s1n1电连接。
114.如图15所示,图15为本发明实施例所提供的像素电路1对应的再一种时序图,像素电路1的驱动周期还包括初始化时段t4,初始化时段t4位于第一调控时段t1之前。
115.在初始化时段t4,第三移位电路6向第三扫描线s1n1输出第三使能电平(高电平),控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极。在第一调控时段t1,第四移位电路5向第四扫描线s2n1输出第四使能电平(高电平),控制阈值补偿模块13将驱动晶体管k0的第二极的偏置信号写入驱动晶体管k0的栅极。
116.基于上述设置方式,在初始化时段t4,栅极复位模块14向驱动晶体管k0的栅极写入复位电压控制驱动晶体管k0导通,然后,在后续的第一调控时段t1,调控模块11将偏置电压写入驱动晶体管k0的第一极,该偏置电压经由导通的驱动晶体管k0进一步写入驱动晶体管k0的第二极。进一步地,由于该时段阈值补偿模块13可以控制驱动晶体管k0的第二极与栅极之间的通路导通,因而还能进一步将偏置电压写入驱动晶体管k0的栅极,从而实现对驱动晶体管k0各极电位的刷新,使驱动晶体管k0的器件特性被置为确定的初始状态。
117.而且,在第一调控时段t1之前设置初始化时段t4,可以在调控模块11对驱动晶体管k0进行第一次偏压调制之前,利用栅极复位模块14向驱动晶体管k0的栅极写入一个统一的复位电压。一方面,如前所述,可以利用该复位电压控制驱动晶体管k0导通,后续在将驱动晶体管k0的第一极写入偏置电压后可将该电压进一步写入第二极。另一方面,后续阈值补偿模块13将偏置电压写入驱动晶体管k0的栅极时,均是从复位电压的基础上写入,可以使最终写入的偏置电压更均一,实现对不同像素电路1中驱动晶体管k0的偏置状态的调控的一致性。
118.在一种可行的实施方式中,再次参见图1,像素电路1还包括栅极复位模块14,栅极复位模块14分别与第三扫描线s1n1、复位线vref和驱动晶体管k0的栅极电连接。再次参见图6,显示面板还包括级联设置的多级第三移位电路6,第三移位电路6与第三扫描线s1n1电连接。
119.如图16和图17所示,图16为本发明实施例所提供的像素电路1对应的再一种时序图,图17为本发明实施例所提供的各移位电路对应的另一种时序图,像素电路1的驱动周期还包括初始化时段t4,初始化时段t4位于第一调控时段t1与充电时段t2之间。
120.在第一调控时段t1,第四移位电路5向第四扫描线s2n1输出第四使能电平(高电平),控制阈值补偿模块13将驱动晶体管k0的第二极的偏置信号写入驱动晶体管k0的栅极。在初始化时段t4,第三移位电路6向第三扫描线s1n1输出第三使能电平,控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极。
121.基于上述设置方式,在第一调控时段t1,驱动晶体管k0在上一帧的残留电位的作
用下导通,调控模块11将偏置电压写入驱动晶体管k0的第一极后,该偏置电压经由导通的驱动晶体管k0进一步写入驱动晶体管k0的第二极。进一步地,由于该时段阈值补偿模块13可以控制驱动晶体管k0的第二极与栅极之间的通路导通,因而还能进一步将偏置电压写入驱动晶体管k0的栅极,从而实现对驱动晶体管k0各极电位的刷新,使驱动晶体管k0的器件特性被置为确定的初始状态。
122.而在充电时段t2之前,通过设置初始化时段t4,可以控制栅极复位模块14对驱动晶体管k0的栅极电位进行复位,实现对驱动晶体管k0栅极电位的初始化,提高后续像素电路1充电的稳定性。
123.此外,还需要说明的是,当像素电路1的驱动周期包括第一调控时段t1和第二调控时段t3时,在一帧时间内,第一扫描信号sp*包括位于第一调控时段t1的第一个低电平,以及位于第一调控时段t1的第二个低电平。
124.在本发明实施例中,当第一扫描线sp*采用一驱x的设计时,x取值不同时,第一扫描信号sp*中的低电平可以具有相同的时长。以图16所示的设置方式为例,只要第一扫描信号sp*中的第一个低电平满足均与x行像素电路1对应的第四扫描信号s2n1中的第一个高电平交叠,以及第一扫描信号sp*的第二个低电平满足位于x行像素电路1中最后一行像素电路1对应的第四扫描信号s2n1的第二个高电平之后即可。
125.示例性的,当第一扫描线sp*采用一驱四设计时,如若能满足上述条件,第一扫描信号sp*中第一个低电平的时长可以与第一扫描线sp*采用一驱二设计时第一扫描信号sp*中第一个低电平的时长相等,第二扫描信号sp*中第一个低电平的时长可以与第一扫描线sp*采用一驱二设计时第一扫描信号sp*中第二个低电平的时长相等。此时,发光控制信号emit中用于不发光的时间仍为24个行时间h,发光控制信号emit中低电平时间的占比提高至了也就是88%,其发光时间相比于图5提升了20%,因而可以将亮度也提升20%。
126.在一种可行的实施方式中,再次参见图1,像素电路1还包括栅极复位模块14,栅极复位模块14分别与第三扫描线s1n1、复位线vref和驱动晶体管k0的栅极电连接。再次参见图6,显示面板还包括级联设置的多级第三移位电路6,第三移位电路6与第三扫描线s1n1电连接。
127.再次参见图11、图13、图15和图16,像素电路1的驱动周期还包括复位时段t5,复位时段t5位于第一调控时段t1和充电时段t2之间。在复位时段t5,第三移位电路6向第三扫描线s1n1输出第三使能电平,控制栅极复位模块14将复位信号写入驱动晶体管k0的栅极,第四移位电路5向第四扫描线s2n1输出第四使能电平,控制阈值补偿模块13将驱动晶体管k0的栅极的复位信号写入驱动晶体管k0的第二极。需要说明的是,在复位时段t5,当驱动晶体管k0导通时,驱动晶体管k0的第二极的复位信号可进一步写入驱动晶体管k0的第一极。
128.此外,还需要说明的是,结合图16,当第一调控时段t1和充电时段t2之间包括初始化时段t4时,复位时段t5具体可以位于初始化时段t4与充电时段t2之间。
129.在调控模块11对驱动晶体管k0进行第一次偏压调制之后,通过设置复位时段t5,还可以利用栅极复位模块14和阈值补偿模块13对驱动晶体管k0的各级进行复位,进一步提高在充电时段t2内驱动晶体管k0的工作状态的可靠性。
130.在一种可行的实施方式中,再次参见图11,调控线dvh在第一调控时段t1内提供第
一偏置电压v1,在第二调控时段t3内提供第二偏置电压v2,第一偏置电压v1与第二偏置电压v2相同。
131.此时,可以直接将调控线dvh所提供的偏置信号设定为直流信号,简化其时序设定,尤其是在第一调控时段t1和第二调控时段t3相隔较近时,偏置信号无需进行电压切换。
132.或者,在一种可行的实施方式中,如图18所示,图18为本发明实施例所提供的像素电路1对应的又一种时序图,调控线dvh在第一调控时段t1内提供第一偏置电压v1,在第二调控时段t3内提供第二偏置电压v2,第一偏置电压v1与第二偏置电压v2不同。
133.本发明实施例通过使调控线dvh在第一调控时段t1和第二调控时段t3分别提供不同的偏置电压,可以使驱动晶体管k0在像素电路1工作的不同时段内处于特定的目标状态,从而对驱动晶体管k0在不同时段内的工作状态进行更精确的调控。
134.在一种可行的实施方式中,调控线dvh在第一调控时段t1内提供第一偏置电压v1,第一偏置电压v1大于或等于黑态电压,其中,黑态电压可以为0灰阶对应的数据电压。
135.在对驱动晶体管k0进行充电之前,通过利用调控模块11向驱动晶体管k0写入一个大于或等于黑态电压的第一偏置电压v1,可以消除上一帧显示画面对当前帧显示画面的影响,改善显示面板所显示画面的迟滞和拖影现象。
136.在一种可行的实施方式中,调控线dvh在第二调控时段t3内提供第二偏置电压v2,第二偏置电压v2与充电时段t2内数据线data上传输的数据信号的电压相等。
137.在该种设置方式中,第二偏置电压v2与当前像素电路1工作周期中需要写入驱动晶体管k0的数据电压对应,即,在第二调控时段t3内,向驱动晶体管k0写入了一个与数据电压相关的第二偏置电压v2,此时可以使驱动晶体管k0的偏置状态与驱动晶体管k0在充电时段t2内的偏置状态趋于一致,进一步提高了驱动晶体管k0工作状态的稳定性。
138.需要说明的是,在上述设置方式中,在显示面板显示不同帧画面时,第二偏置电压v2可根据当前帧充电时段t2所需写入的数据电压进行适应性调整,即,在不同帧,第二偏置电压v2可以相同,也可以不同。
139.在一种可行的实施方式中,调控线dvh在第二调控时段t3内提供第二偏置电压v2,第二偏置电压v2小于或等于第一灰阶对应的数据电压,第一灰阶小于或等于10灰阶。
140.在上述设置方式中,第二偏置电压v2为一固定电压,即,在显示面板显示不同帧画面时,在第二调控时段t3,调控线dvh所提供的第二偏置电压v2均相等。可以理解的是,显示面板所显示的画面越暗,由驱动晶体管k0工作状态不稳所导致的亮度变化就更明显,更易被人眼可见。因此,当第二偏置电压v2为一恒定电压时,可以将第二偏置电压v2设置为低灰阶对应的数据电压,进而可以对低灰阶显示下的驱动晶体管k0的偏置状态进行更显著的调控,从而更大程度的改善低灰阶画面的显示效果。
141.在一种可行的实施方式中,如图19所示,图19为本发明实施例所提供的各移位电路对应的再一种时序图,第一乙时钟信号xck1的周期为k1,第二乙时钟信号xck2的周期为k2,k1>k2。
142.如果k1=k2,如图20所示,图20为本发明实施例所提供的各移位电路对应的又一种时序图,要想增大第一调控时段t1或第二调控时段t3内调控模块11对驱动晶体管k0的调控时长,只能采用第一移位电路3向第一扫描线sp*分时输出多个低电平的方式,来利用这多个低电平的总时长来增大调控模块11对驱动晶体管k0的调控时长。这是因为第一移位电
路3中的第一输出模块32是与第一乙时钟线xck1电连接的,第一乙时钟线xck1只能间隔输出低电平,因此第一移位电路3也只能向第一扫描线sp*间隔输出低电平。
143.但这样会导致在第一调控时段t1或第二调控时段t3内,第一移位电路3所输出的任意相邻两个低电平之间,都需要间隔一段时间,进而导致需要拉长发光控制信号emit中用于不发光的时间,不利于提高发光时间的占比。而且,调控模块11在第一调控时段t1或第二调控时段t3内对驱动晶体管k0进行多次间断地调控,对驱动晶体管k0的调控效果也不理想。
144.对此,再次参见图19,本发明实施例通过增大第一甲时钟信号ck1和第一乙时钟信号xck1的周期的方式,可以使第一移位电路3向第一扫描线sp*输出一个时间较长的低电平。一方面,有助于提高调控模块11对驱动晶体管k0的调控总时长,尤其是对于可穿戴的显示面板,行时间h较长,可以实现很长的偏压时间,满足偏压效果,而且,在此基础上,在第一调控时段t1和/或第二调控时段t3,调控模块11可对驱动晶体管k0进行持续不间断的调控,调控效果更优;另一方面,第一调控时段t1和/或第二调控时段t3所需占用的总时间更短,因此可以缩短第二扫描信号sp和发光控制信号emit中高电平的覆盖时长;再一方面,由于第一移位电路3所输出低电平的时长由第一乙时钟信号xck1中低电平的时长决定,若需调整第一移位电路3所输出低电平的时长,仅需调整第一乙时钟信号xck1中低电平的时长即可,调整方式更加灵活和简便。
145.在一种可行的实施方式中,再次参见图14和图17,第一乙时钟信号xck1包括交替的第一使能电平(低电平)和第一非使能电平(高电平),单个第一使能电平(低电平)的时长大于或等于一个行时间h。其中,行时间h为第二甲时钟信号ck2的下降沿与第二乙时钟信号xck2的下降沿之间的最小时间间隔。通过将第一乙时钟信号xck1中单个低电平的时间设置为大于或等于一个行时间h,可有效提高调控模块11对驱动晶体管k0的调控时间,进一步提高驱动晶体管k0的工作稳定性。
146.在一种可行的实施方式中,再次参见图7,第一控制模块31包括第一控制晶体管p5,第一控制晶体管p5的栅极与第一甲时钟线ck1电连接,第一控制晶体管p5的第一极与第一移位控制线in1电连接,第一控制晶体管p5的第二极与第一控制节点n1_1电连接。其中,为提高第一控制晶体管p5的响应速度,第一控制晶体管p5可以为双栅晶体管。
147.第一输出模块32包括第一输出晶体管p2,第一输出晶体管p2的栅极与第一控制节点n1_1电连接,第一输出晶体管p2的第一极与第一乙时钟线xck1电连接,第一输出晶体管p2的第二极与第一扫描线sp*电连接。
148.当第一移位控制线in1提供低电平、第一甲时钟线ck1提供低电平、第一乙时钟线xck1提供高电平时,第一控制晶体管p5响应第一甲时钟线ck1提供的低电平导通,将第一移位控制线in1提供的低电平写入第一控制节点n1_1,进而控制第一输出晶体管p2导通,使第一输出晶体管p2将第一乙时钟线xck1提供的高电平传输至第一扫描线sp*,使第一扫描线sp*输出高电平。
149.当第一甲时钟线ck1所提供的信号跳变为高电平时,第一控制晶体管p5截止,第一控制节点n1_1保持之前写入的低电平,控制第一输出晶体管p2持续导通。当后续第一乙时钟信号xck1由高跳低时,受到第一输出晶体管p2的寄生电容的影响,第一乙时钟信号xck1的下降沿会将第一控制节点n1_1的电位拉至更低,进而使第一输出晶体管p2导通的更完
全,从而在第一乙时钟信号xck1置低时,第一输出晶体管p2可以快速且准确地将第一乙时钟线xck1上的低电平传输至第一扫描线sp*中,避免出现拖尾。
150.进一步地,再次参见图7,第一移位电路3还包括第二控制模块33、第三控制模块34和第二输出模块35。
151.其中,第二控制模块33分别与第二控制节点n2_1、第一固定电位信号线vgh、第一乙时钟线xck1和第一控制节点n1_1电连接。第二控制模块33用于响应第二控制节点n2_1的信号和第一乙时钟信号xck1,将第一固定电位信号线vgh提供的第一固定电位信号写入第一控制节点n1_1,以实现将第一控制节点n1_1置高。
152.第三控制模块34分别与第一甲时钟线ck1、第一控制节点n1_1、第二固定电位信号线vgl和第二控制节点n2_1电连接。第三控制模块34用于:响应第一控制节点n1_1的信号,将第一甲时钟信号ck1写入第二控制节点n2_1,以实现将第二控制节点n2_1置高或置低;或者,响应第一甲时钟信号ck1,将第二固定电位信号线vgl提供的第二固定电位信号写入第二控制节点n2_1,以实现将第二控制节点n2_1置低。
153.第二输出模块35分别与第二控制节点n2_1、第一固定电位信号线vgh和第一扫描线sp*电连接。第二输出模块35用于响应第二控制节点的信号,将第一固定电位信号写入第一扫描线sp*,以使第一扫描线sp*传输高电平。
154.进一步地,再次参见图7,第二控制模块33包括第二控制晶体管p8和第三控制晶体管p6。其中,第二控制晶体管p8的栅极与第二控制节点n2_1电连接,第二控制晶体管p8的第一极与第一固定电位信号线vgh电连接;第三控制晶体管p6的栅极与第一乙时钟线xck1电连接,第三控制晶体管p6的第一极与第二控制晶体管p8的第二极电连接,第三控制晶体管p6的第二极与第一控制节点n1_1电连接。
155.第三控制模块34包括第四控制晶体管p4和第五控制晶体管p7;其中,第四控制晶体管p4的栅极与第一甲时钟线ck1电连接,第四控制晶体管p4的第一极与第二固定电位信号线vgl电连接,第四控制晶体管p4的第二极与第二控制节点n2_1电连接;第五控制晶体管p7的栅极与第一控制节点n1_1电连接,第五控制晶体管p7的第一极与第一甲时钟线ck1电连接,第五控制晶体管p7的第二极与第二控制节点n2_1电连接。
156.第二输出模块35包括第二输出晶体管p1,第二输出晶体管p1的栅极与第二控制节点n2_1电连接,第二输出晶体管p1的第一极与第一固定电位信号线vgh电连接,第二输出晶体管p1的第二极与第一扫描线sp*电连接。
157.此外,第一移位电路3还包括第四电容c4和第五电容c5,其中,第四电容c4电连接在第一控制节点n1_1与第一输出晶体管p2的第二极之间。第五电容c5电连接在第一固定电位信号线vgh与第二控制节点n2_1之间。
158.如图21所示,图21为本发明实施例所提供的第一移位电路3对应的另一种时序图,第一移位电路3的工作过程包括第一时段t1'~第六时段t6',其中,第二时段t1'对应像素电路1工作过程中的第一调控时段t1,第六时段t6'对应像素电路1工作过程中的第二调控时段t3。需要说明的是,图21仅是以第一移位电路3的工作过程包括一个第三时段t3'和一个第四时段t4'为例进行的示意,在实际的时序设定中,为了与第三扫描信号s1n1、第四扫描信号s2n1等信号相配合,第一移位电路3的工作过程是可以包括多个交替的第三时段t3'和第四时段t4'的。
159.在第一时段t1',第一移位控制线in1提供低电平、第一甲时钟线ck1提供低电平、第一乙时钟线xck1提供高电平,第一控制晶体管p5导通,向第一控制节点n1_1写入低电平控制第一输出晶体管p2导通,第一输出晶体管p2向第一扫描线sp*写入高电平,同时,第四控制晶体管p4导通,向第二控制节点n2_1写入低电平控制第二输出晶体管p1导通,第二输出晶体管p1向第一扫描线sp*写入高电平。
160.在第二时段t2',第一移位控制线in1提供高电平、第一甲时钟线ck1提供高电平、第一乙时钟线xck1提供低电平,第一控制节点n1_1维持低电平,第一输出晶体管p2持续导通,向第一扫描线sp*写入低电平。
161.在第三时段t3',第一移位控制线in1提供高电平、第一甲时钟线ck1提供低电平、第一乙时钟线xck1提供高电平,第四控制晶体管p4导通,向第二控制节点n2_1写入低电平控制第二输出晶体管p1导通,第二输出晶体管p1向第一扫描线sp*写入高电平。
162.在第四时段t4',第一移位控制线in1提供高电平、第一甲时钟线ck1提供高电平、第一乙时钟线xck1提供低电平,第二控制节点n2_1维持低电平,第二输出晶体管p1持续向第一扫描线sp*写入高电平。
163.在第五时段t5',第一移位控制线in1提供低电平、第一甲时钟线ck1提供低电平、第一乙时钟线xck1提供高电平,第一控制晶体管p5导通,向第一控制节点n1_1写入低电平以控制第一输出晶体管p2导通,第一输出晶体管p2向第一扫描线sp*写入高电平,同时,第四控制晶体管p4导通,向第二控制节点写入低电平控制第二输出晶体管p1导通,第二输出晶体管p1向第一扫描线sp*写入高电平。
164.在第六时段t6',第一移位控制线in1提供高电平、第一甲时钟线ck1提供高电平、第一乙时钟线xck1提供低电平,第一控制节点n1_1维持低电平,第一输出晶体管p2向第一扫描线sp*写入低电平。
165.此外,还需要说明的是,再次参见图7,第一控制晶体管p5的第二极与第一控制节点n1_1之间还可以通过第一常开晶体管p9电连接。其中,第一常开晶体管p9的栅极与第二固定电位信号线vgl电连接,第一常开晶体管p9的第一极与第一控制晶体管p5的第二极电连接,第一常开晶体管p9的第二极与第一控制节点n1_1电连接。第一常开晶体管p9在第二固定电位信号线vgl提供的低电平的作用下持续导通,用于提高第一控制节点n1_1的电位的稳定性。
166.需要说明的是,再次参见图9,第二移位电路4可以采用与第一移位电路3相同的电路结构。具体地,第一驱动模块41包括第一驱动晶体管m5,第一驱动晶体管m5的栅极与第二甲时钟线ck2电连接,第一驱动晶体管m5的第一极与第二移位驱动线in2电连接,第一驱动晶体管m5的第二极与第一驱动节点n1_2电连接。其中,为提高第一驱动晶体管m5的响应速度,第一驱动晶体管m5可以为双栅晶体管。
167.第一输出模块32包括第三输出晶体管m2,第三输出晶体管m2的栅极与第一驱动节点n1_2电连接,第三输出晶体管m2的第一极与第二乙时钟线xck2电连接,第三输出晶体管m2的第二极与第二扫描线sp电连接。
168.进一步地,再次参见图7,第二移位电路4还包括第二驱动模块43、第三驱动模块44和第四输出模块45。
169.其中,第二驱动模块43包括第二驱动晶体管m8和第三驱动晶体管m6。其中,第二驱
动晶体管m8的栅极与第二驱动节点n2_2电连接,第二驱动晶体管m8的第一极与第一固定电位信号线vgh电连接;第三驱动晶体管m6的栅极与第二乙时钟线xck2电连接,第三驱动晶体管m6的第一极与第二驱动晶体管m8的第二极电连接,第三驱动晶体管m6的第二极与第一驱动节点n1_2电连接。
170.第三驱动模块44包括第四驱动晶体管m4和第五驱动晶体管m7;其中,第四驱动晶体管m4的栅极与第二甲时钟线ck2电连接,第四驱动晶体管m4的第一极与第二固定电位信号线vgl电连接,第四驱动晶体管m4的第二极与第二驱动节点n2_2电连接;第五驱动晶体管m7的栅极与第一驱动节点n1_2电连接,第五驱动晶体管m7的第一极与第二甲时钟线ck2电连接,第五驱动晶体管m7的第二极与第二驱动节点n2_2电连接。
171.第四输出模块45包括第四输出晶体管m1,第四输出晶体管m1的栅极与第二驱动节点n2_2电连接,第四输出晶体管m1的第一极与第一固定电位信号线vgh电连接,第四输出晶体管m1的第二极与第一扫描线sp*电连接。
172.此外,第一移位电路3还包括第六电容c6和第七电容c7,其中,第六电容c6电连接在第一驱动节点n1_2与第一输出晶体管p2的第二极之间。第七电容c7电连接在第一固定电位信号线vgh与第二驱动节点n2_2之间。
173.需要说明的是,第二移位电路4的工作过程与第一移位电路3的工作过程类似,此处不再重复说明。但需要强调的是,与第一移位控制线in1不同,结合图10,在一帧时间内,第二移位控制线in2仅提供一个低电平,从而控制第二移位电路4仅输出一个低电平,用于驱动像素电路1在充电时段t2进行充电。
174.此外,再次参见图1,像素电路1还包括阳极复位模块15、第一发光控制模块16和第二发光控制模块17。
175.其中,阳极复位模块15包括阳极复位晶体管k5,阳极复位晶体管k5的栅极与第一扫描线sp*电连接,阳极复位晶体管k5的第一极与复位线vref电连接,阳极复位晶体管k5的第二极与发光元件d电连接。
176.第一发光控制模块16包括第一发光控制晶体管k6,第一发光控制晶体管k6的栅极与发光控制线emit电连接,第一发光控制晶体管k6的第一极与电源信号线pvdd电连接,第一发光控制晶体管k6的第二极与驱动晶体管k0的第一极电连接。
177.第二发光控制模块17包括第二发光控制晶体管k7,第二发光控制晶体管k7和第二发光控制晶体管k7的栅极分别与发光控制线emit电连接,第二发光控制晶体管k7的第一极与驱动晶体管k0的第二极电连接,第二发光控制晶体管k7的第二极与发光元件d电连接。
178.此外,像素电路1还包括存储电容cst,存储电容cst电连接在电源信号线pvdd与驱动晶体管k0的栅极之间。
179.下面以图11为例,对像素电路1的工作过程进行说明:
180.像素电路1的工作过程包括第一调控时段t1、初始化时段t4、复位时段t5、充电时段t2、第二调控时段t3和发光时段t6。
181.在第一调控时段t1,调控晶体管k3响应第一扫描线sp*提供的低电平导通,阈值补偿晶体管k2响应第四扫描线s2n1提供的高电平导通,将调控线dvh提供的偏置信号写入驱动晶体管k0,实现对驱动晶体管k0进行电位刷新。阳极复位晶体管k5响应第一扫描线sp*提供的低电平导通,将复位线vref提供的复位信号写入发光元件d的阳极,对发光元件d的阳
极电位进行复位。
182.在初始化时段t4,栅极复位晶体管k1响应第三扫描线s1n1提供的高电平导通,将复位线vref提供的复位电压写入驱动晶体管k0,对驱动晶体管k0的栅极电位进行复位。
183.在复位时段t5,栅极复位晶体管k1响应第三扫描线s1n1提供的高电平导通,阈值补偿晶体管k2响应第四扫描线s2n1提供的高电平导通,将复位线vref提供的复位电压写入驱动晶体管k0的栅极和第二极。
184.在充电时段t2,数据写入晶体管k4响应第二扫描线sp提供的低电平导通,阈值补偿晶体管k2响应第四扫描线s2n1提供的高电平导通,将数据线data提供的数据信号写入驱动晶体管k0,并对驱动晶体管k0进行阈值补偿。
185.在第二调控时段t3,调控晶体管k3响应第一扫描线sp*提供的低电平导通,阈值补偿晶体管k2响应第四扫描线s2n1提供的高电平导通,将调控线dvh提供的偏置信号写入驱动晶体管k0,调整驱动晶体管k0的偏置状态。阳极复位晶体管k5响应第一扫描线sp*提供的低电平导通,将复位线vref提供的复位信号写入发光元件d的阳极,对发光元件d的阳极电位进行复位。在发光时段t6,第一发光控制晶体管k6和第二发光控制晶体管k7响应发光控制线emit提供的低电平导通,将由电源信号线pvdd提供的电源信号和数据线data提供的数据信号转换而来的驱动电流传输至发光元件d,驱动发光元件d发光。
186.此外,还需要说明的是,再次参见图9,第一驱动晶体管m5的第二极与第一驱动节点n1_2之间还可以通过第二常开晶体管m9电连接。其中,第二常开晶体管m9的栅极与第二固定电位信号线vgl电连接,第二常开晶体管m9的第一极与第一驱动晶体管m5的第二极电连接,第二常开晶体管m9的第二极与第一驱动节点n1_2电连接。第二常开晶体管m9在第二固定电位信号线vgl提供的低电平的作用下持续导通,用于提高第一驱动节点n1_2的电位的稳定性。
187.基于同一发明构思,本发明实施例还提供了一种显示面板的驱动方法,该驱动方法用于驱动上述显示面板,结合图6~图8,驱动方法包括:第一移位电路3向第一扫描线sp*输出第一扫描信号sp*,控制像素电路1中的调控模块11将调控线dvh提供的偏置信号写入驱动晶体管k0的第一极。
188.其中,第一移位电路3向第一扫描线sp*输出第一扫描信号sp*的过程包括:第一控制模块31响应第一甲时钟线提供的第一甲时钟信号ck1,将第一移位控制线in1提供的第一移位控制信号in1写入第一控制节点n1_1;第一输出模块32响应第一控制节点n1_1的信号,将第一乙时钟线xck1提供的第一乙时钟信号xck1写入第一扫描线sp*。
189.其中,第一移位电路3的工作过程已在上述实施例进行详细说明,此处不再赘述。
190.采用上述驱动方式,不仅可以避免第一移位电路3所输出的信号由高跳低时出现拖尾,而且还可以使第一移位电路3所输出低电平的时间不与行时间h呈整数倍,进而在设计发光控制信号emit的时序时,就能相应减小发光控制信号emit中高电平的覆盖时间,进而增大一帧时间内发光时间的占比,有效提高发光元件的发光亮度,无需再采用增大电源电压来提高发光亮度的设置方式,实现显示面板的功耗的减小。
191.在一种可行的实施方式中,结合图1、图6、图9和图10,像素电路1还包括数据写入模块12,数据写入模块12分别与第二扫描线sp、数据线data和驱动晶体管k0的第一极电连接。
192.显示面板还包括级联设置的多级第二移位电路4,第二移位电路4与第二扫描线sp电连接,第二移位电路4包括第一驱动模块41和第三输出模块42,其中,第一驱动模块41分别与第二甲时钟线ck2、第二移位控制线in2和第一驱动节点n1_2电连接,第三输出模块42分别与第一驱动节点n1_2、第二乙时钟线xck2和第二扫描线sp电连接。
193.驱动方法还包括:第二移位电路4向第二扫描线sp输出第二扫描信号sp,控制像素电路1中的数据写入模块12将数据线data提供的数据电压写入驱动晶体管k0的第一极。
194.其中,第二移位电路4向第二扫描线sp输出第一扫描信号sp*的过程包括:第一驱动模块41响应第二甲时钟线ck2提供的第二甲时钟信号ck2,将第二移位控制线in2提供的移位控制信号写入第一驱动节点n1_2;第三输出模块42响应第一驱动节点n1_2的信号,将第二乙时钟线xck2提供的第二乙时钟信号xck2写入第二扫描线sp。
195.在该种设置方式中,第二扫描线sp与第一扫描线sp*对应同一类型的移位电路,结合上述对第一移位电路3的工作过程的分析,如图10所示,图10为本发明实施例所提供的第二移位电路4对应的一种时序图,利用第二移位电路4向第二扫描线sp传输信号,同样能避免第二扫描信号sp中存在拖尾,以及使第二扫描信号sp中单个低电平的时长无需与行时间h呈整数倍。由于第二扫描信号sp用于控制像素电路1进行充电,因此,避免第二扫描信号sp产生拖尾可以有效提高第二扫描信号sp的稳定性,进而提高像素电路1的充电可靠性,提高对发光元件的发光状态的控制。
196.在一种可行的实施方式中,结合图1、图6和图11,像素电路1还包括阈值补偿模块13,阈值补偿模块13分别与第四扫描线s2n1、驱动晶体管k0的第二极和驱动晶体管k0的栅极电连接。显示面板还包括级联设置的多级第四移位电路5,第四移位电路5与第四扫描线s2n1电连接。
197.像素电路1的驱动周期包括第一调控时段t1、充电时段t2和第二调控时段t3,其中,第一调控时段t1位于充电时段t2之前,第二调控时段t3位于充电时段t2之后。
198.在第一调控时段t1和第二调控时段t3,第一移位电路3向第一扫描线sp*输出第一使能电平,控制调控模块11将调控线dvh提供的偏置信号写入驱动晶体管k0的第一极。在充电时段t2,第二移位电路4向第二扫描线sp输出第二使能电平,第四移位电路5向第四扫描线s2n1输出第四使能电平,控制数据写入模块12和阈值补偿模块13将数据线data提供的数据信号写入驱动晶体管k0的栅极。
199.基于上述设置方式,通过在充电时段t2之前设置第一调控时段t1,利用调控模块11对驱动晶体管k0进行电位刷新,可以使驱动晶体管k0的器件特性被置为确定的初始状态,消除上一帧所写入的数据信号对驱动晶体管k0的器件特性的影响。而通过在充电时段t2之后进一步设置第二调控时段t3,可以再次利用调控模块11向驱动晶体管k0写入偏置电压,使驱动晶体管k0的偏置状态接近于刚写入数据电压时驱动晶体管k0的偏置状态,以进一步提高驱动晶体管k0工作状态的稳定性。
200.因此,上述设置方式可以对驱动晶体管k0的偏置状态起到更好的调控作用,更大程度地提高驱动晶体管k0的工作稳定性。
201.进一步地,结合图1和图6,像素电路1还包括栅极复位模块14,栅极复位模块14分别与第三扫描线s1n1、复位线vref和驱动晶体管k0的栅极电连接。显示面板还包括级联设置的多级第三移位电路6,第三移位电路6与第三扫描线s1n1电连接。
202.结合图13,在第一调控时段t1,第三移位电路6向第三扫描线s1n1输出第三使能电平,控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极。
203.采用该种驱动方式,在第一调控时段t1,栅极复位模块14向驱动晶体管k0的栅极写入复位电压控制驱动晶体管k0导通,同时,调控模块11向驱动晶体管k0的第一极写入偏置电压,该偏置电压可以进一步经由导通的驱动晶体管k0写入驱动晶体管k0的第二极,从而利用偏置电压实现对驱动晶体管k0的第一极和第二极电位的刷新。
204.而且,由于复位电压较低,偏置电压较高,因而在该时段,驱动晶体管k0的栅极与第一极之间具有较大压差,调控模块11对驱动晶体管k0的偏置状态调控的更加彻底,可以更大程度地消除上一帧所写入的数据信号对驱动晶体管k0的器件特性的影响。
205.或者,结合图15,像素电路1的驱动周期还包括初始化时段t4,初始化时段t4位于第一调控时段t1之前;在初始化时段t4,第三移位电路6向第三扫描线s1n1输出第三使能电平,控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极;在第一调控时段t1,第四移位电路5向第四扫描线s2n1输出第四使能电平,控制阈值补偿模块13将驱动晶体管k0的第二极的偏置信号写入驱动晶体管k0的栅极。
206.采用上述驱动方式,在初始化时段t4,栅极复位模块14向驱动晶体管k0的栅极写入复位电压控制驱动晶体管k0导通,然后,在后续的第一调控时段t1,调控模块11将偏置电压写入驱动晶体管k0的第一极,该偏置电压经由导通的驱动晶体管k0进一步写入驱动晶体管k0的第二极。进一步地,由于该时段阈值补偿模块13可以控制驱动晶体管k0的第二极与栅极之间的通路导通,因而还能进一步将偏置电压写入驱动晶体管k0的栅极,从而实现对驱动晶体管k0各极电位的刷新,使驱动晶体管k0的器件特性被置为确定的初始状态。
207.而且,在第一调控时段t1之前设置初始化时段t4,可以在调控模块11对驱动晶体管k0进行第一次偏压调制之前,利用栅极复位模块14向驱动晶体管k0的栅极写入一个统一的复位电压。一方面,如前所述,可以利用该复位电压控制驱动晶体管k0导通,后续在将驱动晶体管k0的第一极写入偏置电压后可将该电压进一步写入第二极。另一方面,后续阈值补偿模块13将偏置电压写入驱动晶体管k0的栅极时,均是从复位电压的基础上写入,可以使最终写入的偏置电压更均一,实现对不同像素电路1中驱动晶体管k0的偏置状态的调控的一致性。
208.或者,结合图16,像素电路1的驱动周期还包括初始化时段t4,初始化时段t4位于第一调控时段t1与充电时段t2之间;在第一调控时段t1,第四移位电路5向第四扫描线s2n1输出第四使能电平,控制阈值补偿模块13将驱动晶体管k0的第二极的偏置信号写入驱动晶体管k0的栅极;在初始化时段t4,第三移位电路6向第三扫描线s1n1输出第三使能电平,控制栅极复位模块14将复位线vref提供的复位信号写入驱动晶体管k0的栅极。
209.采用上述驱动方式,在第一调控时段t1,驱动晶体管k0在上一帧的残留电位的作用下导通,调控模块11将偏置电压写入驱动晶体管k0的第一极后,该偏置电压经由导通的驱动晶体管k0进一步写入驱动晶体管k0的第二极。进一步地,由于该时段阈值补偿模块13可以控制驱动晶体管k0的第二极与栅极之间的通路导通,因而还能进一步将偏置电压写入驱动晶体管k0的栅极,从而实现对驱动晶体管k0各极电位的刷新,使驱动晶体管k0的器件特性被置为确定的初始状态。
210.而在充电时段t2之前,通过设置初始化时段t4,可以控制栅极复位模块14对驱动
晶体管k0的栅极电位进行复位,实现对驱动晶体管k0栅极电位的初始化,提高后续像素电路1充电的稳定性。
211.在一种可行的实施方式中,调控线dvh在第一调控时段t1内提供第一偏置电压v1,第一偏置电压v1大于或等于黑态电压。
212.在对驱动晶体管k0进行充电之前,通过利用调控模块11向驱动晶体管k0写入一个大于或等于黑态电压的第一偏置电压v1,可以消除上一帧显示画面对当前帧显示画面的影响,改善显示面板所显示画面的迟滞和拖影现象。
213.和/或,调控线dvh在第二调控时段t3内提供第二偏置电压v2,第二偏置电压v2小于或等于第一灰阶对应的数据电压,第一灰阶小于或等于10灰阶。
214.在上述设置方式中,第二偏置电压v2为一固定电压,即,在显示面板显示不同帧画面时,在第二调控时段t3,调控线dvh所提供的第二偏置电压v2均相等。可以理解的是,显示面板所显示的画面越暗,由驱动晶体管k0工作状态不稳所导致的亮度变化就更明显,更易被人眼可见。因此,当第二偏置电压v2为一恒定电压时,可以将第二偏置电压v2设置为低灰阶对应的数据电压,进而可以对低灰阶显示下的驱动晶体管k0的偏置状态进行更显著的调控,从而更大程度的改善低灰阶画面的显示效果。
215.在一种可行的实施方式中,结合图19,第一乙时钟信号xck1的周期为k1,第二乙时钟信号xck2的周期为k2,k1>k2。
216.本发明实施例通过增大第一甲时钟信号ck1和第一乙时钟信号xck1的周期的方式,可以使第一移位电路3向第一扫描线sp*输出一个时间较长的低电平。一方面,在提高调控模块11对驱动晶体管k0的调控总时长的前提下,在第一调控时段t1和/或第二调控时段t3,调控模块11可对驱动晶体管k0进行持续不间断的调控,调控效果更优;另一方面,第一调控时段t1和/或第二调控时段t3所需占用的总时间更短,因此可以缩短第二扫描信号sp和发光控制信号emit中高电平的覆盖时长;再一方面,由于第一移位电路3所输出低电平的时长由第一乙时钟信号xck1中低电平的时长决定,若需调整第一移位电路3所输出低电平的时长,仅需调整第一乙时钟信号xck1中低电平的时长即可,调整方式更加灵活和简便。
217.在一种可行的实施方式中,结合图14和图17,第一乙时钟信号xck1包括交替的第一使能电平(低电平)和第一非使能电平(高电平),单个第一使能电平(低电平)的时长大于或等于一个行时间h,以有效提高调控模块11对驱动晶体管k0的调控时间,进一步提高驱动晶体管k0的工作稳定性。其中,行时间h为第二甲时钟信号ck2的下降沿与第二乙时钟信号xck2的下降沿之间的最小时间间隔。
218.基于同一发明构思,本发明实施例还提供了一种显示装置,如图22所示,图22为本发明实施例所提供的显示装置的一种结构示意图,该显示装置包括上述显示面板100。其中,显示面板100的具体结构已经在上述实施例中进行了详细说明,此处不再赘述。当然,图22所示的显示装置仅仅为示意说明,该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
219.以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
220.最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依
然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
再多了解一些

本文用于创业者技术爱好者查询,仅供学习研究,如用于商业用途,请联系技术所有人。

发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表

相关文献