一种残膜回收机防缠绕挑膜装置的制 一种秧草收获机用电力驱动行走机构

半导体装置及摄像装置的制作方法

2022-09-15 07:23:50 来源:中国专利 TAG:


1.本发明的一个方式涉及一种半导体装置及摄像装置。
2.注意,本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、工作方法或制造方法。另外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此,更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、传感器、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。


背景技术:

3.近年来,降低电子设备工作时的功耗的需求愈发强烈。例如,为了降低电子设备的功耗,已在对该电子设备所包括的个别逻辑电路的功耗的降低进行研讨。
4.逻辑电路例如可以分类为静态逻辑电路、动态逻辑电路及伪(pseudo)逻辑电路等。由于动态逻辑电路是通过暂时保持数据而工作的电路,所以与静态逻辑电路相比,晶体管的泄漏电流造成更严重的问题。当晶体管的泄漏电流很大时,在动态逻辑电路中保持的数据被破坏。泄漏电流的原因之一是在晶体管处于关闭状态时流过的关态电流。例如,专利文献1及专利文献2公开了:通过包括在氧化物半导体中形成沟道的晶体管来减少动态逻辑电路的泄漏电流。[先行技术文献][专利文献]
[0005]
[专利文献1]日本专利申请公开第2013-9311号公报[专利文献2]日本专利申请公开第2013-9313号公报


技术实现要素:

发明所要解决的技术问题
[0006]
当制造半导体装置时,通过使该半导体装置中的多个晶体管的沟道形成区域所包含的材料彼此相同,有时可以缩短半导体装置的制造工序。具体而言,例如,作为该材料,可以使用包含铟、镓、锌等的金属氧化物。
[0007]
然而,当使用包含铟的金属氧化物(例如,in氧化物)或包含锌的金属氧化物(例如,zn氧化物)时,虽然可以制造n型半导体,但是从迁移率及可靠性的观点来看,难以制造p型半导体。因此,当制造半导体装置时,优选使用由包含n型半导体的晶体管(n沟道型晶体管)构成的单极性电路。但是,由于该单极性电路不包括包含p型半导体的晶体管(p沟道型晶体管),所以与cmos电路不同,电路面积容易变大。
[0008]
另外,在此考虑作为包括n沟道型晶体管的单极性电路构成将被输入的电位电平转换到更低电位的vssl的电平转换器(称为负电压电平转换器)的情况。当n沟道型晶体管的源极被输入vssl且栅极被输入输入信号的vss时,因为n沟道型晶体管的栅极-源极间电
压有时比阈值电压高,所以n沟道型晶体管有可能不处于关闭状态。在n沟道型晶体管不处于关闭状态的情况下,负电压电平转换器具有流过稳恒电流的电路结构,由此功耗有时变大。
[0009]
另外,优选的是,电平转换器不但具有负电压电平转换器的功能而且具有将被输入的电位电平转换到更高电位的正电压电平转换器的功能。另外,优选的是,该电平转换器优选具有根据情况而仅发挥负电压电平转换器和正电压电平转换器中的任一个作用的电路结构。
[0010]
本发明的一个方式的目的之一是提供一种具有将输入电压转换到更低的电压或更高的电压的功能的半导体装置。此外,本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置。此外,本发明的一个方式的目的之一是提供一种电路面积得到减少的半导体装置。
[0011]
此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置。此外,本发明的一个方式的目的之一是提供一种包括上述半导体装置的摄像装置。
[0012]
注意,本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。另外,其他目的是在本节中没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出在本节中没有提到的目的。此外,本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外,本发明的一个方式并不需要实现所有的上述目的及其他目的。解决技术问题的手段
[0013]
(1)本发明的一个方式是一种包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、输入端子及输出端子的半导体装置。第一晶体管的第一端子与第二晶体管的第一端子及输出端子电连接。另外,第二晶体管的第二端子与第三晶体管的第一端子电连接。另外,第四晶体管的第一端子与第二晶体管的栅极及第一电容器的第一端子电连接,第一电容器的第二端子与输入端子电连接。注意,第一晶体管、第二晶体管、第三晶体管及第四晶体管各自也可以为相同极性的晶体管。
[0014]
(2)此外,在本发明的一个方式中,在上述(1)中,在输入端子被输入第一电位,第一晶体管的第二端子被输入第二电位,第三晶体管的第二端子和第四晶体管的第二端子被输入第三电位的情况下,第一晶体管优选具有在第一晶体管处于开启状态时对输出端子进行第二电位的预充电的功能,第二晶体管优选具有在第四晶体管处于关闭状态时根据输入到输入端子的第一电位而处于开启状态或关闭状态的功能。另外,半导体装置优选具有通过在对输出端子进行第二电位的预充电且第一晶体管处于关闭状态之后第三晶体管处于开启状态来将输出端子的电位设定为第二电位或第三电位的功能。
[0015]
(3)此外,本发明的一个方式是一种包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、输入端子及输出端子的半导体装置。第一晶体管的第一端子与第三晶体管的第一端子及输出端子电连接,第三晶体管的第二端子与第二晶体管的第一端子电连接,第四晶体管的第一端子与第二晶体管的栅极及第一电容器的第一端子电连接,第一电
容器的第二端子与输入端子电连接。另外,输入端子也可以被输入第一电位。注意,第一晶体管、第二晶体管、第三晶体管及第四晶体管各自也可以为相同极性的晶体管。
[0016]
(4)此外,在本发明的一个方式中,在上述(3)的结构中,在输入端子被输入第一电位,第一晶体管的第二端子被输入第二电位,第二晶体管的第二端子和第四晶体管的第二端子被输入第三电位的情况下,第一晶体管优选具有在第一晶体管处于开启状态时对输出端子进行第二电位的预充电的功能,第二晶体管优选具有在第四晶体管处于关闭状态时根据输入到输入端子的第一电位而处于开启状态或关闭状态的功能。另外,半导体装置优选具有通过在对输出端子进行第二电位的预充电且第一晶体管处于关闭状态之后使第三晶体管处于开启状态来将输出端子的电位设定为第二电位或第三电位的功能。
[0017]
(5)此外,在本发明的一个方式中,在上述(1)或(4)的结构中,半导体装置也可以包括第二电容器。第二电容器的第一端子与第一晶体管的第一端子、第二晶体管的第一端子及输出端子电连接。
[0018]
(6)此外,在本发明的一个方式中,在上述(1)至(5)中的任一个结构中,第一晶体管至第四晶体管各自也可以在沟道形成区域中包含金属氧化物或硅。
[0019]
(7)此外,在本发明的一个方式中,在上述(1)至(6)中的任一个结构中,第一电容器也可以包括第五晶体管。第五晶体管在沟道形成区域中包含金属氧化物或硅。另外,第五晶体管的栅极被用作第一电容器的第一端子和第二端子中的一个,第五晶体管的第一端子及第二端子被用作第一电容器的第一端子和第二端子中的另一个。
[0020]
(8)此外,本发明的一个方式是一种包括上述(1)至(7)中的任一个半导体装置及光电转换元件的摄像装置。另外,光电转换元件优选位于第一晶体管至第四晶体管的上方。
[0021]
另外,在本说明书等中,半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、包括集成电路的芯片、封装等中容纳有芯片的电子构件。另外,存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,或者有时包括半导体装置。
[0022]
此外,在本说明书等中,当记载为“x与y连接”时,表示在本说明书等中公开了如下情况:x与y电连接的情况;x与y在功能上连接的情况;以及x与y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如附图或文中所示的连接关系以外的连接关系也公开于附图或文中。x和y都是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0023]
作为x和y电连接的情况的一个例子,可以在x和y之间连接一个以上的能够电连接x和y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示器件、发光器件、负载等)。此外,开关具有控制开启或关闭的功能。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
[0024]
作为x与y在功能上连接的情况的一个例子,例如可以在x与y之间连接有一个以上
的能够在功能上连接x与y的电路(例如,逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意,例如,即使在x与y之间夹有其他电路,当从x输出的信号传送到y时,就可以说x与y在功能上是连接着的。
[0025]
此外,当明确地记载为“x与y电连接”时,包括如下情况:x与y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接x与y的情况);以及x与y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接x与y的情况)。
[0026]
另外,例如,可以表现为“x、y、晶体管的源极(或第一端子等)与漏极(或第二端子等)互相电连接,x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与x电连接,晶体管的漏极(或第二端子等)与y电连接,并以x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y的顺序依次电连接”。或者,可以表达为“x通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与y电连接,x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序,可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,这种表达方法是一个例子,不局限于上述表达方法。在此,x和y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0027]
另外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
[0028]
另外,在本说明书等中,“电阻元件”例如包括具有高于0ω的电阻值的电路元件、布线等。因此,在本说明书等中,“电阻元件”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此,“电阻元件”的词句也可以称为“电阻”、“负载”、“具有电阻值的区域”等的词句,与此相反,“电阻”、“负载”、“具有电阻值的区域”的词句也可以称为“电阻元件”等的词句。作为电阻值,例如优选为1mω以上且10ω以下,更优选为5mω以上且5ω以下,进一步优选为10mω以上且1ω以下。此外,例如也可以为1ω以上且1
×
109ω以下。
[0029]
在本说明书等中,“电容元件”例如可以是指具有高于0f的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此,在本说明书等中,“电容元件”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。此外,“电容元件”、“寄生电容”、“栅极电容”等的词句也可以称为“电容器”等的词句,与此相反,“电容器”的词句也可以称为“电容元件”、“寄生电容”、“栅极电容”等的词句。此外,“电容器”的“一对电极”的词句也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05ff以上且10pf以下。此外,例如,还可以为1pf以上且10μf以下。
[0030]
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子供应的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,源极和漏极可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(或者第一电极或第一端子)、“源极和漏极中的另一个”(或者第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极、第三栅极等。
[0031]
此外,在本说明书等中,节点也可以根据电路结构或器件结构等换称为端子、布线、电极、导电层、导电体、杂质区域等。另外,端子、布线等也可以换称为节点。
[0032]
此外,在本说明书等中,可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差,例如在基准电位为地电位(接地电位)时,也可以将“电压”称为“电位”。接地电位不一定意味着0v。此外,电位是相对性的,根据基准电位的变化而供应到布线的电位、供应到电路等的电位、从电路等输出的电位等也变化。
[0033]
此外,在本说明书等中,“高电平电位”、“低电平电位”不意味着特定的电位。例如,在两个布线都被记为“用作供应高电平电位的布线”的情况下,两个布线所供应的高电平电位也可以互不相同。同样,在两个布线都被记为“用作供应低电平电位的布线”的情况下,两个布线所供应的低电平电位也可以互不相同。
[0034]“电流”是指电荷的移动现象(导电),例如,“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此,在本说明书等中,在没有特别的说明的情况下,“电流”是指载流子移动时的电荷的移动现象(导电)。在此,作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等,载流子根据电流流过的系统(例如,半导体、金属、电解液、真空中等)不同。此外,布线等中的“电流的方向”是正载流子移动的方向,以正电流量记载。换言之,负载流子移动的方向与电流方向相反,以负电流量记载。因此,在本说明书等中,在没有特别的说明的情况下,关于电流的正负(或电流的方向),“电流从元件a向元件b流过”等记载可以替换为“电流从元件b向元件a流过”等记载。此外,“对元件a输入电流”等记载可以替换为“从元件a输出电流”等记载。
[0035]
此外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。此外,例如,本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
[0036]
在本说明书中,为了方便起见,有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,如果是“位于导电体的顶面的绝缘体”的表述,通过将所示的附图的方向旋转180度,则可以换称为“位于导电体的下面的绝缘体”。
[0037]
另外,“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层a上的电极b”的表述,则不一定必须在绝缘层a上直接接触地形成有电极b,也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0038]
此外,在本说明书等中,根据状况,可以互相调换“膜”、“层”等的词句。例如,有时可以将“导电层”的词句变换为“导电膜”的词句。此外,例如,有时可以将“绝缘膜”的词句变换为“绝缘层”的词句。另外,根据情况或状况,可以使用其他词句代替“膜”、“层”等的词句。例如,有时可以将“导电层”或“导电膜”的词句变换为“导电体”的词句。此外,例如有时可以将“绝缘层”、“绝缘膜”的词句变换为“绝缘体”的词句。
[0039]
注意,在本说明书等中,“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”的词句还包括多个“电极”或多个“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
[0040]
在本说明书等中,根据情况或状况,可以互相调换“布线”、“信号线”、“电源线”等的词句。例如,有时可以将“布线”的词句变换为“信号线”的词句。此外,例如有时可以将“布线”的词句变换为“电源线”等的词句。反之亦然,有时可以将“信号线”、“电源线等的词句”变换为“布线”的词句。有时可以将“电源线”等的词句变换为“信号线”等的词句。反之亦然,有时可以将“信号线”等的词句变换为“电源线”等的词句。另外,根据情况或状况,可以将供应到布线的“电位”的词句变换为“信号”等的词句。反之亦然,有时可以将“信号”等的词句变换为“电位”的词句。
[0041]
在本说明书等中,半导体的杂质是指构成半导体膜的主要成分之外的物质。例如,浓度为低于0.1原子%的元素是杂质。当包含杂质时,例如,半导体中的缺陷态密度有可能提高,载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等,尤其是,例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言,当半导体是硅层时,作为改变半导体特性的杂质,例如有除氢之外的第1族元素、第2族元素、第13族元素、第15族元素、氧等。
[0042]
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
[0043]
电开关的例子包括晶体管(例如双极晶体管或mos晶体管)、二极管(例如pn二极管、pin二极管、肖特基二极管、金属-绝缘体-金属(metal insulator metal:mim)二极管、金属-绝缘体-半导体(metal insulator semiconductor:mis)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外,晶体管的“非导通状态”是指晶体
管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时,对晶体管的极性(导电型)没有特别的限制。
[0044]
作为机械开关的例子,可以举出利用了mems(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
[0045]
在本说明书中,“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态。因此,也包括该角度为-5
°
以上且5
°
以下的状态。另外,“大致平行”是指两条直线形成的角度为-30
°
以上且30
°
以下的状态。另外,“垂直”是指两条直线的角度为80
°
以上且100
°
以下的状态。因此,也包括该角度为85
°
以上且95
°
以下的状态。另外,“大致垂直”是指两条直线形成的角度为60
°
以上且120
°
以下的状态。发明效果
[0046]
根据本发明的一个方式,可以提供一种具有将输入电压转换到更低的电压或更高的电压的功能的半导体装置。此外,根据本发明的一个方式,可以提供一种功耗得到降低的半导体装置。此外,根据本发明的一个方式,可以提供一种电路面积得到减少的半导体装置。
[0047]
此外,根据本发明的一个方式,可以提供一种新颖的半导体装置。此外,根据本发明的一个方式,可以提供一种包括上述半导体装置的摄像装置。
[0048]
注意,本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。其他效果是下面记载的在本节中未说明的效果。本领域技术人员可以从说明书或附图等的记载导出并适当地抽出该在本节中未说明的效果。注意,本发明的一个方式至少具有上述列举的效果及/或其他效果中的一个效果。由此,本发明的一个方式根据情况有时不包括上述列举的效果。附图简要说明
[0049]
图1是示出半导体装置的结构例子的电路图。图2是示出半导体装置的结构例子的时序图。图3是示出半导体装置的结构例子的电路图。图4a是示出电容器的结构例子的电路图,图4b是示出半导体装置的结构例子的电路图。图5是示出半导体装置的结构例子的电路图。图6是示出半导体装置的结构例子的截面示意图。图7是示出半导体装置的结构例子的截面示意图。图8a至图8c是示出晶体管的结构例子的截面示意图。图9是示出半导体装置的结构例子的截面示意图。图10是示出半导体装置的结构例子的截面示意图。图11a及图11b是示出晶体管的结构例子的截面示意图。图12a及图12b是示出晶体管的结构例子的截面示意图。图13a是示出电容器的结构例子的俯视图,图13b及图13c是示出电容器的结构例子的截面立体图。图14a是示出电容器的结构例子的俯视图,图14b是示出电容器的结构例子的截面图,图14c是示出电容器的结构例子的截面立体图。
图15是示出摄像装置的结构例子的截面示意图。图16是示出摄像装置的结构例子的截面示意图。图17a是说明igzo的结晶结构的分类的图,图17b是说明结晶性igzo的xrd谱的图,图17c是说明结晶性igzo的纳米束电子衍射图案的图。图18a是示出半导体晶片的一个例子的立体图,图18b是示出芯片的一个例子的立体图,图18c及图18d是示出电子构件的一个例子的立体图。图19a至图19f是安装有摄像装置的封装、模块的立体图。图20是示出电子设备的一个例子的立体图。实施发明的方式
[0050]
在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor,也可以简称为os)等。例如,在将金属氧化物用于晶体管的活性层的情况下,有时将该金属氧化物称为氧化物半导体。换言之,在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时,该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外,可以将os fet或os晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
[0051]
此外,在本说明书等中,有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0052]
此外,在本说明书等中,各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外,当在一个实施方式中示出多个结构例子时,可以适当地组合这些结构例子。
[0053]
另外,可以将某一实施方式中说明的内容(也可以为其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(也可以为其一部分)中的至少一个内容。
[0054]
注意,实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
[0055]
另外,通过将某一实施方式中示出的附图(也可以为其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(也可以为其一部分)中的至少一个附图组合,可以构成更多图。
[0056]
参照附图说明本说明书所记载的实施方式。但是,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。在立体图等中,为了明确起见,有时省略部分构成要素的图示。
[0057]
此外,在本说明书等中,在多个要素使用同一符号并且需要区分它们时,有时对符号附加“_1”,“[n]”,“[m,n]”等用于识别的符号。
[0058]
另外,在本说明书的附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不局限于附图中的尺寸。此外,在附图中,示意性地示出理想的例子,
因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
[0059]
(实施方式1)在本实施方式中,说明作为本发明的一个方式的半导体装置的电平转换器。
[0060]
注意,在本说明书等中,电平转换器是将被输入的电压电平转换为其他电压电平的电位电平转换电路。此时,其他电压也可以低于或高于被输入的电压。注意,根据被输入的电压,也可以输出与输入电压相等的电压而不进行电平转换。例如,在本说明书等中,电平转换器也可以具有将被输入的高电平电位电平转换到第一电位且将被输入的低电平电位电平转换到第二电位的功能。注意,第一电位可以为比高电平电位高的电位、高电平电位或比高电平电位低的电位,第二电位可以为比低电平电位高的电位、低电平电位或比低电平电位低的电位。因此,例如,在本说明书等中,电平转换器也可以具有将被输入的高电平电位和低电平电位中的一个电平转换到比高电平电位高的电位且将被输入的高电平电位和低电平电位中的另一个电平转换到比低电平电位低的电位的功能。
[0061]
作为本发明的一个方式的半导体装置的电平转换器是使用动态逻辑电路的体系结构的电路。动态逻辑电路例如是通过包括数据的暂时保持、电位的预充电、评价等的工作来驱动的电路。
[0062]
图1示出该电平转换器的结构例子。电平转换器100包括晶体管tr1、晶体管tr2、晶体管tr3、晶体管tr4、电容器c1及电容器cl。
[0063]
晶体管tr1至晶体管tr4例如优选为os晶体管。再者,晶体管tr1至晶体管tr4的沟道形成区域更优选为包含铟、镓、锌中的至少一个的氧化物。此外,也可以使用包含铟、元素m(作为元素m例如可以举出选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种等)和锌中的至少一个的氧化物而代替该氧化物。尤其是,晶体管tr1至晶体管tr4更优选采用实施方式2所示的晶体管的结构。
[0064]
或者,晶体管tr1至晶体管tr4例如也可以为在沟道形成区域中包含硅的晶体管(在本说明书中,被称为si晶体管)。作为硅,例如可以使用非晶硅(有时被称为氢化非晶硅)、微晶硅、多晶硅、单晶硅等。
[0065]
或者,作为晶体管tr1至晶体管tr4,除了os晶体管及si晶体管以外例如还可以使用在沟道形成区域中包含ge等的晶体管、在沟道形成区域中包含znse、cds、gaas、inp、gan、sige等化合物半导体的晶体管、在沟道形成区域中包含碳纳米管的晶体管、在沟道形成区域中包含有机半导体的晶体管等。
[0066]
通过晶体管tr1至晶体管tr4具有彼此同样的结构、材料(例如,在沟道形成区域中包含的半导体、绝缘体、导电体等的材料),可以通过同一工艺制造晶体管tr1至晶体管tr4,从而可以缩短电平转换器100的制造工序。注意,本发明的一个方式的半导体装置不局限于此,例如,晶体管tr1至晶体管tr4的一部分也可以为使用不同的结构、材料的晶体管。例如,晶体管tr1、晶体管tr3及晶体管tr4也可以为os晶体管,晶体管tr2也可以为si晶体管。
[0067]
另外,在图1所示的晶体管tr1至晶体管tr4中示出背栅极而不示出该背栅极的连接关系,但是可以在进行设计时决定该背栅极的电连接点。例如,在包括背栅极的晶体管中,为了提高该晶体管的通态电流,可以使栅极与背栅极电连接。换言之,例如,可以使晶体管tr1的栅极与背栅极电连接,可以使晶体管tr2的栅极与背栅极电连接,可以使晶体管tr3
的栅极与背栅极电连接,或者可以使晶体管tr4的栅极与背栅极电连接。此外,例如,在包括背栅极的晶体管中,为了使该晶体管的阈值电压改变或降低该晶体管的关态电流,也可以设置用来使该晶体管的背栅极与外部电路等电连接的布线而通过该外部电路等对该晶体管的背栅极供应电位。
[0068]
注意,将晶体管tr1至晶体管tr4的每一个的阈值电压设定为v
th1
、v
th2
、v
th3
、v
th4
。另外,在本说明书等中,在没有特别的说明的情况下,v
th1
至v
th4
各自为大于0的实数。
[0069]
另外,虽然图1所示的晶体管tr1至晶体管tr4包括背栅极,但本发明的一个方式的半导体装置不局限于此。例如,图1所示的晶体管tr1至晶体管tr4也可以为不包括背栅极的结构,即单栅极结构的晶体管。此外,也可以为一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极。
[0070]
另外,虽然图1所示的晶体管tr1至晶体管tr4为n沟道型晶体管,但本发明的一个方式的半导体装置不局限于此。例如,也可以将晶体管tr1至晶体管tr4的一部分或全部代替为p沟道型晶体管。
[0071]
关于上述的晶体管的结构、极性的变形例子不局限于晶体管tr1至晶体管tr4。例如,将在说明书的其他部分中记载的晶体管或在其他附图中示出的晶体管等也是与上述同样的,也可以进行关于晶体管的结构、极性的改变。
[0072]
除非特别说明,晶体管tr1至晶体管tr4有时在开启状态下在饱和区域中工作。换言之,在晶体管tr1至晶体管tr4处于开启状态下,有时对晶体管tr1至晶体管tr4的栅极电压、源极电压及漏极电压进行适当的偏压至在饱和区域中工作的范围内的电压。
[0073]
晶体管tr1的第一端子与布线vdhe电连接,晶体管tr1的第二端子与晶体管tr2的第一端子及布线bote电连接,晶体管tr1的栅极与布线prce电连接。晶体管tr2的第二端子与晶体管tr3的第一端子电连接,晶体管tr2的栅极与晶体管tr4的第一端子及电容器c1的第一端子电连接。晶体管tr3的第二端子与布线vlse电连接,晶体管tr3的栅极与布线eve电连接。晶体管tr4的第二端子与布线vlse电连接,晶体管tr4的栅极与布线clpe电连接。另外,电容器c1的第二端子与布线ine电连接。另外,电容器cl的第一端子与布线bote电连接,电容器cl的第二端子与布线vlse电连接。
[0074]
另外,电平转换器100例如包括存储部am。存储部am例如包括晶体管tr4及电容器c1。另外,在本说明书等中,将晶体管tr2的栅极、电容器c1的第一端子与晶体管tr4的第一端子的电连接点称为节点fn。
[0075]
存储部am具有在节点fn中保持电位的功能。具体而言,例如,在存储部am中,通过向布线clpe输入高电平电位而晶体管tr4处于开启状态,节点fn与布线vlse间处于导通状态,节点fn的电位成为从布线vlse供应的电位。在此,通过向布线clpe输入低电平电位而晶体管tr4处于关闭状态,存储部am可以保持布线vlse向节点fn供应的电位。
[0076]
为了使从布线bote的输出信号稳定化,设置电容器cl。具体而言,例如,当向布线bote输出电压且晶体管tr1及晶体管tr2处于关闭状态时,可以由电容器cl保持该电压。另一方面,在没有设置电容器cl的情况下,布线bote的电压有时因来自晶体管tr1、晶体管tr2等的泄漏电流而变动。由此,优选在电平转换器100中设置电容器cl。注意,在来自布线bote的输出信号因寄生电容等而避免不优选的变化的情况下,也可以在电平转换器100中不设置电容器cl。
[0077]
布线vdhe例如被用作供应恒电压的布线。注意,该恒电压为电平转换器100的高电平一侧的电源电压。在本说明书等中,将该电源电压称为vddh。
[0078]
布线vlse例如被用作供应恒电压的布线。注意,该恒电压为电平转换器100的低电平一侧的电源电压。在本说明书等中,将该电源电压称为vssl。另外,vssl为比vddh低的电压。
[0079]
布线ine例如与电平转换器100的输入端子电连接,布线ine被用作用来向该输入端子供应输入电压的布线。例如,该输入电压可以为从通过布线ine与电平转换器100电连接的逻辑电路等输出的电压。注意,该输入电压(该逻辑电路的输出电压)例如可以为高电平电位或低电平电位。在本说明书中,将该高电平电位称为vdd,将该低电平电位称为vss。另外,vdd为比vss高的电压且为比vddh低的电压。另外,vss为比vssl高的电压。
[0080]
注意,在电平转换器100中,在不将输入到布线ine的vdd的电平转换到vddh的情况下,将布线vdhe所供应的恒电压设定为vddh=vdd即可。或者,在电平转换器100中,在不将输入到布线ine的vss的电平转换到vssl的情况下,将布线vlse所供应的恒电压设定为vssl=vss即可。
[0081]
布线prce例如被用作用来控制是否将电位从布线vdhe充电到布线bote的布线。具体而言,例如,布线prce可以为供应vddh v
th1
或vss的布线。注意,v
th1
为晶体管tr1的阈值电压。另外,布线prce所供应的高电平电位可以为不是vddh v
th1
而是vddh或超过vddh v
th1
的电位。
[0082]
布线eve例如被用作用来供应评价信号的布线。具体而言,例如,布线eve可以为供应vddh v
th3
或vss的布线。注意,v
th3
为晶体管tr3的阈值电压。另外,布线eve所供应的高电平电位可以为不是vddh v
th3
而是vddh或超过vddh v
th3
的电位。另外,布线eve所供应的高电平电位也可以为比v
th3
高且vddh以下的电位。
[0083]
布线clpe例如被用作用来控制晶体管tr4的开启状态、关闭状态的切换的布线。具体而言,例如,布线clpe可以为供应vdd或vssl的布线。另外,布线clpe所供应的高电平电位可以为不是vdd而是vdd v
th4
或超过vdd v
th4
的电位。注意,v
th4
为晶体管tr4的阈值电压。
[0084]
布线bote例如与电平转换器100的输入端子电连接,布线bote被用作输出电平转换器100的输出电压的布线。虽然将在后面详细地说明,但是在电平转换器100中,在向布线ine输入vdd时,将vdd电平转换到vddh,并且使逻辑反转,将vssl输出到布线bote。或者,在电平转换器100中,在向布线ine输入vss时,将vss电平转换到vssl,并且使逻辑反转,将vddh输出到布线bote。
[0085]
《《工作例子》》接着,说明图1所示的电平转换器100的工作例子。
[0086]
图2是时刻t1至时刻t9及其附近的布线clpe、布线prce、布线eve、布线ine、节点fn及布线bote的电压的变化的时序图。
[0087]
在时刻t1之前的时刻,布线ine被输入vss,布线clpe被输入vssl,布线prce被输入vssl,布线eve被输入vssl。另外,在存储部am的节点fn中保持vssl或vss,布线bote被输出vddh或vssl。
[0088]
[向存储部am写入电位的期间]在时刻t1至时刻t3之间,向存储部am的节点fn写入vssl。具体而言,在时刻t1至时
刻t2之间,布线clpe作为高电平电位被输入vdd。因此,通过向晶体管tr4的栅极输入vdd,晶体管tr4的栅极-源极间电压成为vdd-vssl。在此,通过以满足vdd-vssl》v
th4
的方式决定v
th4
,可以使晶体管tr4处于开启状态。
[0089]
通过使晶体管tr4处于开启状态,布线vlse与节点fn间处于导通状态。因此,存储部am的节点fn的电位成为vssl。
[0090]
在时刻t2至时刻t3之间,布线clpe作为低电平电位被输入vssl。因此,通过向晶体管tr4的栅极输入vssl,晶体管tr4的栅极-源极间电压成为0。此时,由于满足0《v
th4
,所以晶体管tr4处于关闭状态。
[0091]
通过使晶体管tr4处于关闭状态,布线vlse与节点fn间处于非导通状态。因此,在存储部am的节点fn中保持vssl。具体而言,此时,在电容器c1的第一端子与第二端子之间保持vss-vssl。
[0092]
这里,因为晶体管tr3的栅极被输入vssl,所以晶体管tr3的栅极-源极间电压成为0。此时,由于满足0《v
th3
,所以晶体管tr3处于关闭状态。因为晶体管tr3处于关闭状态,所以电流不流在晶体管tr2的源极-漏极之间。
[0093]
[预充电期间(1)、数据输入期间(1)]在时刻t3至时刻t4之间,对布线bote进行电位的预充电。具体而言,在时刻t3至时刻t4之间,布线prce作为高电平电位被输入vddh v
th1
。因此,晶体管tr1的栅极被输入vddh v
th1
。另外,此时,由于晶体管tr1的第一端子被输入vddh,所以直到晶体管tr1的第二端子的电位达到vddh为止被充电。通过晶体管tr1的第二端子达到vddh,晶体管tr1的栅极-源极间电压成为0,并且由于满足0《v
th1
,所以晶体管tr1处于关闭状态。因此,布线bote的电位成为vddh。
[0094]
注意,在对布线bote进行电位的预充电之后,布线prce作为低电平电位被输入vssl。
[0095]
另外,在时刻t3至时刻t4之间,向电平转换器100输入数据。具体而言,在时刻t3至时刻t4之间,布线ine作为高电平电位被输入vdd。
[0096]
当向布线ine输入vdd时,节点fn的电位由于电容器c1的电容耦合而变动。此时,例如,节点fn的电位由于电容器c1的电容耦合而变为vssl α(vdd-vss)。注意,α是取决于节点fn的周边的电路结构等的电容耦合系数。
[0097]
注意,优选的是,向电平转换器100输入数据的时序为时刻t3至时刻t4间,优选为向布线prce输入vddh的期间。就是说,优选在对布线bote进行vddh的预充电时向布线ine输入vdd。
[0098]
[不重叠期间(1)]在时刻t4至时刻t5间是不重叠期间。不重叠期间是为了上述时刻t3至时刻t4之间的预充电期间不重叠于下述时刻t5至时刻t6之间的评价期间而设置的期间。注意,若预充电期间不重叠于评价期间,则不需要设置不重叠期间。
[0099]
[评价期间(1)]在时刻t5至时刻t6之间,评价输入到布线ine的信号。具体而言,在时刻t5至时刻t6之间,布线eve例如作为高电平电位被输入vddh v
th3
。因此,晶体管tr3的栅极被输入vddh v
th3
。通过晶体管tr3的栅极被输入vddh v
th3
,晶体管tr3的栅极-源极间电压成为vddh vth3-vssl。在此,因为满足vddh v
th3-vssl》v
th3
,即满足vddh-vssl》0,所以可以使晶体管tr3处于开启状态。因此,晶体管tr2的第二端子与布线vlse间处于导通状态,晶体管tr2的第二端子被输入布线vlse所供应的电位vssl。注意,布线eve也可以作为高电平电位被输入比v
th3
高且vddh以下的电位的v
eve
。在此情况下,因为晶体管tr3的栅极-源极间电压成为v
eve-vssl,所以若以满足v
eve-vssl》v
th3
的方式设定vssl,则可以使晶体管tr3处于开启状态。
[0100]
此时,晶体管tr2的栅极-源极间电压成为vssl α(vdd-vss)-vssl=α(vdd-vss)。在此,通过v
th2
满足α(vdd-vss)》v
th2
,晶体管tr2处于开启状态。
[0101]
通过晶体管tr2及晶体管tr3各自处于开启状态,布线bote与布线vlse间处于导通状态。因此,充电在布线bote中的vddh被放电到布线vlse所供应的vssl。其结果是,布线bote输出vssl。
[0102]
注意,在从布线bote输出vssl之后,布线eve作为低电平电位被输入vssl。因此,晶体管tr3的栅极被输入vssl。通过晶体管tr3的栅极被输入vssl,晶体管tr3的栅极-源极间电压成为vssl-vssl=0。此外,由于满足0《v
th3
,所以晶体管tr3处于关闭状态。
[0103]
[预充电期间(2)、数据输入期间(2)]在时刻t6至时刻t7之间,对布线bote进行电位的预充电。具体而言,时刻t6至时刻t7之间的工作与时刻t3至时刻t4之间的工作同样。因此,布线prce作为高电平电位被输入vddh v
th1
,布线bote的电位成为vddh。
[0104]
注意,在对布线bote进行电位的预充电之后,布线prce作为低电平电位被输入vssl。
[0105]
另外,在时刻t6至时刻t7之间,向电平转换器100输入数据。具体而言,在时刻t6至时刻t7之间,布线ine作为低电平电位被输入vss。
[0106]
当向布线ine输入vss时,节点fn的电位由于电容器c1的电容耦合而变动。此时,因为布线ine的电位为vss,所以节点fn的电位回到时刻t2至时刻t3之间的节点fn的电位。就是说,时刻t6至时刻t7之间的节点fn的电位成为vssl。
[0107]
注意,优选的是,向电平转换器100输入数据的时序为时刻t6至时刻t7间,优选为向布线prce输入vddh的期间。就是说,优选在对布线bote进行vddh的预充电时向布线ine输入vss。
[0108]
[不重叠期间(2)]时刻t7至时刻t8的期间是如时刻t4至时刻t5的期间那样的不重叠期间。由此,关于不重叠期间,参照时刻t4至时刻t5之间的工作的说明。
[0109]
[评价期间(2)]在时刻t8至时刻t9之间,评价输入到布线ine的信号。具体而言,在时刻t8至时刻t9之间,布线eve作为高电平电位被输入vddh v
th3
。因此,如时刻t5至时刻t6之间的工作那样,晶体管tr3处于开启状态。另外,因此,晶体管tr2的第二端子被输入布线vlse所供应的vssl。
[0110]
此时,晶体管tr2的栅极-源极间电压成为vssl-vssl=0。此外,由于满足0《v
th2
,所以晶体管tr2处于关闭状态。因此,布线bote的电位保持在时刻t6至时刻t7之间被充电的vddh。其结果是,布线bote输出vddh。
[0111]
注意,在从布线bote输出vddh之后,布线eve作为低电平电位被输入vssl。因此,晶
体管tr3处于关闭状态。
[0112]
根据上述工作例子,可以将被输入的vdd电平转换到比vss低的vssl,或者可以将被输入的vss电平转换到比vdd高的vddh。
[0113]
注意,本发明的一个方式的半导体装置不局限于图1的结构。本发明的一个方式的半导体装置也可以根据情况改变图1所示的电平转换器100的电路结构。
[0114]
例如,也可以将图1所示的电平转换器100改变为图3所示的电平转换器100a的电路结构。具体而言,电平转换器100a具有调换电平转换器100中的晶体管tr2与晶体管tr3的结构。
[0115]
仅对图3的电平转换器100a的电路结构中的与图1的电平转换器100不同之处进行说明。晶体管tr1的第一端子与晶体管tr3的第一端子电连接,晶体管tr3的第二端子与晶体管tr2的第一端子电连接,晶体管tr2的第二端子与布线vlse电连接。
[0116]
图3的电平转换器100a的工作例子例如可以与作为图1的电平转换器100的工作例子的图2的时序图同样。
[0117]
另外,例如,图1所示的电平转换器100也可以具有电容器c1和电容器cl各自具有晶体管的结构。图4a示出电容器c1(电容器cl)包括晶体管tc1(晶体管tcl)的结构。具体而言,将晶体管tc1(晶体管tcl)的第一端子及第二端子用作电容器c1(电容器cl)的第一端子和第二端子中的一个,将晶体管tc1(晶体管tcl)的栅极用作电容器c1(电容器cl)的第一端子和第二端子中的另一个。就是说,晶体管tc1使用晶体管tc1的栅极电容代替电容器c1,同样地,晶体管tcl使用晶体管tcl的栅极电容代替电容器cl。图4b所示的电平转换器100b具有将电容器c1和电容器cl分别置换为晶体管tc1和晶体管tcl的结构。注意,晶体管tc1(晶体管tcl)的阈值电压优选低于晶体管tc1(晶体管tcl)的栅极与晶体管tc1(晶体管tcl)的源极或漏极之间的电压。另外,在图4b所示的电平转换器100b中,可以通过形成晶体管的工序制造作为电容器c1(电容器cl)的晶体管tc1(晶体管tcl),所以可以省略形成平面型、沟槽型等的电容器的工序。就是说,可以缩短电平转换器100b的制造所需要的时间。
[0118]
另外,例如,图1所示的电平转换器100也可以具有电容器cl的第二端子不与布线vlse电连接而与其他布线电连接的结构。作为该结构,例如可以采用图5所示的电平转换器100c的结构。电平转换器100c与电平转换器100的不同之处是电容器cl的第二端子与布线val电连接。与布线vlse同样,布线val被用作供应恒电压的布线。注意,作为该恒电压,可以使用vss、接地电位(gnd)等代替布线vlse所供应的vssl。或者,根据情况,布线val也可以为供应vdd、vddh等电压的布线。或者,布线val也可以与布线vdhe电连接。
[0119]
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0120]
(实施方式2)在本实施方式中,说明上述实施方式所示的半导体装置的结构例子及可以应用于半导体装置的晶体管的结构例子。
[0121]
《半导体装置的结构例子》图6所示的半导体装置包括晶体管300、晶体管500及电容元件600。图8a是晶体管500的沟道长度方向的截面图,图8b是晶体管500的沟道宽度方向的截面图,图8c是晶体管300的沟道宽度方向的截面图。
[0122]
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(os晶体管)。晶体管500
具有关态电流低且场效应迁移率在高温下也不变的特性。通过将晶体管500用作半导体装置,例如用作在上述实施方式中说明的电平转换器100、电平转换器100a、电平转换器100b、电平转换器100c等中的晶体管,可以实现工作能力在高温下也不降低的半导体装置。尤其是,通过利用关态电流小的特性将晶体管500应用于晶体管tr4,可以长时间保持写入到存储部am的节点fn中的电位。
[0123]
在图6所示的半导体装置中,晶体管500例如设置在晶体管300上方,电容元件600例如设置在晶体管300及晶体管500上方。注意,电容元件600可以为包括在上述实施方式所说明的电平转换器100、电平转换器100a、电平转换器100b、电平转换器100c等中的电容器等。此外,根据电路结构,不一定需要设置图6所示的电容元件600。
[0124]
晶体管300设置在衬底311上,并包括:导电体316;绝缘体315;由衬底311的一部分构成的半导体区域313;以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。此外,晶体管300例如可以被用作上述实施方式所示的电平转换器100、电平转换器100a、电平转换器100b、电平转换器100c等所包括的晶体管等。具体而言,例如,晶体管300可以为图1的电平转换器100所包括的晶体管tr2。此外,图6示出晶体管300的栅极通过电容元件600的一对电极中的一个电连接于晶体管500的源极和漏极中的一个的结构,但是也可以根据电平转换器100、电平转换器100a、电平转换器100b、电平转换器100c等的结构而具有如下结构:晶体管300的源极和漏极中的一个通过电容元件600的一对电极中的一个电连接于晶体管500的源极和漏极中的一个;晶体管300的源极及漏极中的一个通过电容元件600的一对电极中的一个电连接于晶体管500的栅极;晶体管300的各端子不分别电连接于晶体管500的各端子及电容元件600的各端子。
[0125]
作为衬底311,优选使用半导体衬底(例如单晶衬底或硅衬底)。
[0126]
如图8c所示,在晶体管300中,导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此,通过采用fin型的晶体管300,实效的沟道宽度得到增大,从而能够提高晶体管300的通态特性。另外,由于可以增大栅电极的电场的影响,所以能够提高晶体管300的关态特性。
[0127]
另外,晶体管300可以为p沟道型晶体管或n沟道型晶体管。
[0128]
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体,更优选包含单晶硅。此外,也可以使用包含ge(锗)、sige(硅锗)、gaas(砷化镓)、gaalas(镓铝砷)、gan(氮化镓)等的材料形成。可以使用对晶格施加应力,改变晶面间距而控制有效质量的硅。此外,晶体管300也可以是使用gaas和gaalas等的hemt(high electron mobility transistor:高电子迁移率晶体管)。
[0129]
在低电阻区域314a及低电阻区域314b中,除了应用于半导体区域313的半导体材料之外,还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
[0130]
作为被用作栅电极的导电体316,可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
[0131]
此外,由于导电体的材料决定功函数,所以通过选择该导电体的材料,可以调整晶体管的阈值电压。具体而言,作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性
和嵌入性,作为导电体优选使用钨或铝等金属材料的叠层,尤其在耐热性方面上优选使用钨。
[0132]
此外,图6所示的晶体管300只是一个例子,本发明不局限于该结构,可以根据电路结构、驱动方法等而使用合适的晶体管。例如,当在半导体装置中使用只有os晶体管的单极性电路时,如图7所示,作为晶体管300的结构采用与使用氧化物半导体的晶体管500相同的结构即可。此外,将在后面说明晶体管500的详细内容。
[0133]
在图7中,晶体管300设置在衬底312上,在此情况下,也可以使用与图6的半导体装置的衬底311同样的半导体衬底作为衬底312。作为衬底312,例如可以使用soi衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的一个例子,可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等,可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)、聚醚砜(pes)、聚四氟乙烯(ptfe)为代表的塑料。或者,作为一个例子,可以举出丙烯酸树脂等合成树脂等。或者,作为一个例子,可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作为一个例子,可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜或纸类等。
[0134]
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
[0135]
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
[0136]
注意,在本说明书中,“氧氮化硅”是指在其组成中氧含量多于氮含量的材料,而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意,在本说明书中,“氧氮化铝”是指氧含量多于氮含量的材料,“氮氧化铝”是指氮含量多于氧含量的材料。
[0137]
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如,为了提高绝缘体322的顶面的平坦性,其顶面也可以通过利用化学机械抛光(cmp)法等的平坦化处理被平坦化。
[0138]
作为绝缘体324,优选使用能够防止氢、杂质等从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
[0139]
作为对氢具有阻挡性的膜的一个例子,例如可以使用通过cvd法形成的氮化硅。在此,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
[0140]
氢的脱离量例如可以利用热脱附谱分析法(tds)等测量。例如,在tds分析中的膜表面温度为50℃至500℃的范围内,当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时,绝缘体324中的氢的脱离量为10
×
10
15
atoms/cm2以下,优选为5
×
10
15
atoms/cm2以下,即可。
[0141]
注意,绝缘体326的介电常数优选比绝缘体324低。例如,绝缘体326的相对介电常数优选低于4,更优选低于3。例如,绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下,更优选为0.6倍以下。通过将介电常数低的材料用于层间膜,可以减少产
生在布线之间的寄生电容。
[0142]
此外,在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容元件600或晶体管500连接的导电体328、导电体330等。此外,导电体328及导电体330具有插头或布线的功能。注意,有时使用同一附图标记表示被用作插头或布线的多个导电体。此外,在本说明书等中,布线、与布线连接的插头也可以是一个构成要素。就是说,导电体的一部分有时被用作布线,并且导电体的一部分有时被用作插头。
[0143]
作为各插头及布线(导电体328及导电体330等)的材料,可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料,尤其优选使用钨。或者,优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
[0144]
另外,也可以在绝缘体326及导电体330上形成布线层。例如,在图6中,依次层叠有绝缘体350、绝缘体352及绝缘体354。另外,在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外,导电体356可以使用与导电体328及导电体330同样的材料形成。
[0145]
另外,与绝缘体324同样,绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外,导电体356优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
[0146]
注意,作为对氢具有阻挡性的导电体,例如优选使用氮化钽等。另外,通过层叠氮化钽和导电性高的钨,可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时,对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
[0147]
另外,也可以在绝缘体354及导电体356上形成布线层。例如,在图6中,依次层叠有绝缘体360、绝缘体362及绝缘体364。另外,在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366被用作插头或布线。此外,导电体366可以使用与导电体328及导电体330同样的材料形成。
[0148]
另外,与绝缘体324同样,绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外,导电体366优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
[0149]
另外,也可以在绝缘体364及导电体366上形成布线层。例如,在图6中,依次层叠有绝缘体370、绝缘体372及绝缘体374。另外,在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376被用作插头或布线。此外,导电体376可以使用与导电体328及导电体330同样的材料形成。
[0150]
另外,与绝缘体324同样,绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外,导电体376优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
[0151]
另外,也可以在绝缘体374及导电体376上形成布线层。例如,在图6中,依次层叠有绝缘体380、绝缘体382及绝缘体384。另外,在绝缘体380、绝缘体382及绝缘体384中形成有
导电体386。导电体386被用作插头或布线。此外,导电体386可以使用与导电体328及导电体330同样的材料形成。
[0152]
另外,与绝缘体324同样,绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外,导电体386优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
[0153]
在上面说明了包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层以及包括导电体386的布线层,但是根据本实施方式的半导体装置不局限于此。既可设置由三层以下构成的与包括导电体356的布线层同样的布线层,又可设置由五层以上构成的与包括导电体356的布线层同样的布线层。
[0154]
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个,优选使用对氧或氢具有阻挡性的物质。
[0155]
例如,作为绝缘体510及绝缘体514,优选使用能够防止氢、杂质等从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此,绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
[0156]
作为对氢具有阻挡性的膜的一个例子,例如可以使用通过cvd法形成的氮化硅。在此,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
[0157]
例如,作为对氢具有阻挡性的膜,绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0158]
尤其是,氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此,在晶体管的制造工序中及制造工序之后,氧化铝可以防止氢、水分等杂质进入晶体管500中。此外,氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此,氧化铝适合用作晶体管500的保护膜。
[0159]
例如,作为绝缘体512及绝缘体516,可以使用与绝缘体320同样的材料。此外,通过对上述绝缘体使用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,作为绝缘体512及绝缘体516,可以使用氧化硅膜和氧氮化硅膜等。
[0160]
此外,在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入有导电体518、构成晶体管500的导电体(例如,导电体503)等。此外,导电体518被用作与电容元件600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
[0161]
尤其是,与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构,可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离,从而可以抑制氢从晶体管300扩散到晶体管500中。
[0162]
在绝缘体516的上方设置有晶体管500。
[0163]
如图8a和图8b所示,晶体管500包括:嵌入在绝缘体514及绝缘体516中的导电体503;配置在绝缘体516及导电体503上的绝缘体520;配置在绝缘体520上的绝缘体522;配置在绝缘体522上的绝缘体524;配置在绝缘体524上的氧化物530a;配置在氧化物530a上的氧
化物530b;配置在氧化物530b上且彼此隔开的导电体542a及导电体542b;配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580;配置在开口的底面及侧面上的氧化物530c;配置在氧化物530c的形成面的绝缘体550;以及配置在绝缘体550的形成面上的导电体560。注意,在本说明书等中,将导电体542a及导电体542b总称为导电体542。
[0164]
另外,如图8a和图8b所示,优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外,如图8a和图8b所示,导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外,如图8a和图8b所示,绝缘体580、导电体560及绝缘体550上优选配置有绝缘体574。
[0165]
注意,以下有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。
[0166]
在晶体管500中,在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层,但是本发明的一个方式不局限于此。例如,可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外,在晶体管500中,导电体560具有两层结构,但是本发明的一个方式不局限于此。例如,导电体560也可以具有单层结构或三层以上的叠层结构。注意,图6、图8a及图8b所示的晶体管500的结构只是一个例子而不局限于上述结构,可以根据电路结构或驱动方法等使用适当的晶体管。
[0167]
在此,导电体560被用作晶体管的栅电极,导电体542a及导电体542b被用作源电极或漏电极。如上所述,导电体560嵌入于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之,在晶体管500中,可以在源电极与漏电极之间自对准地配置栅电极。因此,可以在不设置用于对准的余地的方式形成导电体560,所以可以实现晶体管500的占有面积的缩小。由此,可以实现半导体装置的微型化及高集成化。
[0168]
再者,导电体560自对准地形成在导电体542a与导电体542b之间的区域,所以导电体560不包括与导电体542a及导电体542b重叠的区域。因此,可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。由此,可以提高晶体管500的开关速度,从而晶体管500可以具有高频率特性。
[0169]
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下,通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动,可以控制晶体管500的阈值电压。尤其是,通过对导电体503供应负电位,可以使晶体管500的阈值电压高于0v且可以减小关态电流。因此,与不对导电体503供应负电位时相比,在对导电体503供应负电位的情况下,可以减小对导电体560供应的电位为0v时的漏极电流。
[0170]
导电体503以与氧化物530及导电体560重叠的方式配置。由此,在对导电体560及导电体503供应电位的情况下,从导电体560产生的电场和从导电体503产生的电场连接,可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中,将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s-channel:围绕沟道)结构。
[0171]
另外,导电体503具有与导电体518同样的结构,以与绝缘体514及绝缘体516的开
口的内壁接触的方式形成有导电体503a,其内侧形成有导电体503b。另外,在晶体管500中,层叠有导电体503a与导电体503b,但是本发明的一个方式不局限于此。例如,导电体503可以具有单层结构,也可以具有三层以上的叠层结构。
[0172]
在此,作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中,“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
[0173]
例如,通过使导电体503a具有抑制氧的扩散的功能,可以抑制因导电体503b氧化而导致导电率的下降。
[0174]
另外,在导电体503还具有布线的功能的情况下,作为导电体503b,优选使用以钨、铜或铝为主要成分的导电性高的导电材料。另外,在可以保持该布线的高导电性的情况下,此时不一定需要设置导电体503a。在附图中,导电体503b具有单层结构,但是也可以具有叠层结构,例如,可以采用钛或氮化钛和上述导电材料的叠层。
[0175]
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
[0176]
在此,与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之,优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体,可以减少氧化物530中的氧空位,从而可以提高晶体管500的可靠性。
[0177]
作为具有过剩氧区域的绝缘体,具体而言,优选使用由于加热而一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在tds(thermal desorption spectroscopy:热脱附谱)分析中换算为氧原子的氧的脱离量为1.0
×
10
18
atoms/cm3以上,优选为1.0
×
10
19
atoms/cm3以上,进一步优选为2.0
×
10
19
atoms/cm3以上,或者3.0
×
10
20
atoms/cm3以上的氧化物膜。此外,进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下,或者100℃以上且400℃以下的范围内。
[0178]
此外,也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或rf处理中的任一个或多个处理。通过进行该处理,可以去除氧化物530中的水或氢。例如,在氧化物530中,发生voh的键合切断的反应,换言之,发生“v
oh→vo
h”的反应而可以实现脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为h2o。另外,氢的一部分有时向导电体542a及导电体542b扩散或俘获(也称为被吸杂)。
[0179]
此外,作为上述微波处理,例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加rf的电源的装置。例如,通过使用包含氧的气体及高密度等离子体,可以生成高密度的氧自由基,并且通过对衬底一侧施加rf,可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。在上述微波处理中,压力为133pa以上,优选为200pa以上,更优选为400pa以上即可。此外,作为对进行微波处理的装置内导入的气体,例如使用氧及氩,并且氧流量比(o2/(o2 ar))为50%以下,优选为10%以上且30%以下。
[0180]
此外,在晶体管500的制造工序中,优选在氧化物530的表面露出的状态下进行加
热处理。该加热处理例如以100℃以上且450℃以下,更优选以350℃以上且400℃以下进行,即可。另外,在氮气体或惰性气体的气氛或包含10ppm以上,1%以上或10%以上的氧化性气体的气氛下进行加热处理。例如,优选在氧气氛下进行加热处理。由此,可以对氧化物530供应氧来减少氧空位(vo)。加热处理也可以在减压状态下进行。另外,也可以在氮气体或惰性气体的气氛下进行加热处理,然后为了填补脱离的氧而在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行加热处理。另外,也可以在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行加热处理,然后连续地在氮气体或惰性气体的气氛下进行加热处理。
[0181]
另外,通过对氧化物530进行加氧化处理,可以促进将氧化物530中的氧空位由所供应的氧填补的反应,换言之,“vo o

null”的反应。再者,在残留在氧化物530中的氢与所供应的氧起反应,可以将该氢作为h2o去除(进行脱水化)。由此,可以抑制残留在氧化物530中的氢与氧空位再结合而形成voh。
[0182]
当绝缘体524具有过剩氧区域时,绝缘体522优选具有抑制氧(例如,氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
[0183]
当绝缘体522具有抑制氧、杂质等的扩散的功能时,氧化物530所包含的氧不扩散到绝缘体520一侧,所以是优选的。另外,可以抑制导电体503与绝缘体524、氧化物530等所包含的氧起反应。
[0184]
作为绝缘体522,例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba,sr)tio3(bst)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时,由于栅极绝缘膜的薄膜化,有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
[0185]
尤其是,优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时,绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
[0186]
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外,也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
[0187]
另外,绝缘体520优选具有热稳定性。例如,因为氧化硅及氧氮化硅具有热稳定性,所以是优选的。另外,通过high-k材料的绝缘体与氧化硅或氧氮化硅组合,可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
[0188]
另外,在图8a及图8b的晶体管500中,作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524,但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时,不局限于使用相同材料构成的叠层结构,也可以是使用不同材料形成的叠层结构。
[0189]
在晶体管500中,优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如,作为氧化物530优选使用in-m-zn氧化物(元素m为选自铝、镓、钇、铜、
钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是,能够应用于氧化物530的in-m-zn氧化物优选为caac-os(c-axis aligned crystalline oxide semiconductor)或cac-os(cloud-aligned composite oxide semiconductor)。此外,作为氧化物530,也可以使用in-ga氧化物、in-zn氧化物、in氧化物等。
[0190]
此外,作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度时,只要降低金属氧化物中的杂质浓度及缺陷态密度即可。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外,作为金属氧化物中的杂质,例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0191]
特别是,由于金属氧化物所包含的氢与键合于金属原子的氧起反应而成为水,因此有时在金属氧化物中形成氧空位。另外,在氢进入氧化物530的氧空位时,有时氧空位与氢键合而形成voh。有时voh被用作供体而产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含多量的氢的金属氧化物的晶体管容易具有常开启特性。另外,金属氧化物中的氢受热、电场等的作用容易移动,所以在金属氧化物中包含较多的氢时,晶体管的可靠性有可能降低。在本发明的一个方式中,优选尽量降低氧化物530中的voh而成为高纯度本征或实质上高纯度本征。如此,为了获得充分降低voh的金属氧化物,去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)以及将氧供应到金属氧化物而填补氧空位(有时记载为加氧化处理)是重要的。通过将voh等杂质十分降低的金属氧化物用于晶体管的沟道形成区域,可以赋予稳定电特性。
[0192]
氢进入了氧空位的缺陷可能被用作金属氧化物的供体。然而,难以对该缺陷定量地进行评价。于是,在金属氧化物中,有时不是使用供体浓度而是使用载流子浓度进行评价。因此,在本说明书等中,作为金属氧化物的参数,有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。也就是说,有时也可以将本说明书等所记载的“载流子浓度”换称为“供体浓度”。
[0193]
因此,在将金属氧化物用作氧化物530时,优选尽量减少金属氧化物中的氢。具体而言,在金属氧化物中,通过二次离子质谱分析法(sims:secondary ion mass spectrometry)得到的氢浓度低于1
×
10
20
atoms/cm3,优选低于1
×
10
19
atoms/cm3,更优选低于5
×
10
18
atoms/cm3,进一步优选低于1
×
10
18
atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域,可以赋予稳定的电特性。
[0194]
此外,当在氧化物530中使用金属氧化物时,该金属氧化物优选是带隙高、本征(也称为i型)或实质上本征的半导体,并且沟道形成区域的金属氧化物的载流子浓度优选低于1
×
10
18
cm-3
,更优选低于1
×
10
17
cm-3
,进一步优选低于1
×
10
16
cm-3
,更进一步优选低于1
×
10
13
cm-3
,还进一步优选低于1
×
10
12
cm-3
。注意,对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制,例如可以为1
×
10-9
cm-3

[0195]
此外,在氧化物530中使用金属氧化物时,因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中,由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意,也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
[0196]
此外,在氧化物530中的氧扩散到导电体542a及导电体542b时,在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧,所以推测该另一层具有绝缘性。此时,可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构,有时也将其称为mis(metal-insulator-semiconductor)结构或以mis结构为主的二极管连接结构。
[0197]
注意,上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间,例如有另一层形成在导电体542a及导电体542b与氧化物530c之间的情况,还有形成在导电体542a及导电体542b与氧化物530b之间以及导电体542a及导电体542b与氧化物530c之间的情况等。
[0198]
作为在氧化物530中被用作沟道形成区域的金属氧化物,优选使用其带隙为2ev以上,优选为2.5ev以上的金属氧化物。如此,通过使用带隙较宽的金属氧化物,可以减小晶体管的关态电流。
[0199]
在氧化物530中,当在氧化物530b之下设置有氧化物530a时,可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时,可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
[0200]
此外,氧化物530优选具有由各金属原子的原子个数比互不相同的多个氧化物层而成的叠层结构。具体而言,用于氧化物530a的金属氧化物的构成元素中的元素m的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素m的原子个数比。另外,用于氧化物530a的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于in的元素m的原子个数比。另外,用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比。另外,氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
[0201]
具体而言,作为氧化物530a使用in、ga、zn的原子个数比为in:ga:zn=1:3:4或1:1:0.5的金属氧化物即可。作为氧化物530b使用in、ga、zn的原子个数比为in:ga:zn=4:2:3或1:1:1的金属氧化物即可。作为氧化物530c使用in、ga、zn的原子个数比为in:ga:zn=1:3:4、ga、zn的原子个数比为ga:zn=2:1或者ga:zn=2:5的金属氧化物即可。作为氧化物530c具有叠层结构的情况的具体例子,可以举出:in、ga、zn的原子个数比为in:ga:zn=4:2:3、in:ga:zn=1:3:4的叠层结构;ga、zn的原子个数比为ga:zn=2:1、in、ga、zn的原子个数比为in:ga:zn=4:2:3的叠层结构;ga、zn的原子个数比为ga:zn=2:5、in、ga、zn的原子个数比为in:ga:zn=4:2:3的叠层结构;氧化镓、in、ga、zn的原子个数比为in:ga:zn=4:2:3的叠层结构等。
[0202]
此外,例如,在用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比比用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比小时,作为氧化物530b可以使用具有in、ga和zn的原子个数比为in:ga:zn=5:1:6或其附近、in:ga:zn=5:1:3或其附近、in:ga:zn=10:1:3或其附近等的组成的in-ga-zn氧化物。
[0203]
作为上述以外的组成,在氧化物530b中例如可以使用具有in:zn=2:1的组成、in:zn=5:1的组成、in:zn=10:1的组成、这些组成中的任一个附近的组成等的金属氧化物。
[0204]
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如,优选的是,作为氧化物530a及氧化物530c采用具有in:ga:zn=1:3:4的组成及其附近的组成的金属氧化物,作为氧化物530b采用具有in:ga:zn=4:2:3至4.1的组成及其附近的组成的金属氧化物。注意,上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。另外,作为氧化物530b的组成,通过提高in的比率,可以提高晶体管的通态电流或场效应迁移率等,所以是优选的。
[0205]
优选的是,使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之,氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
[0206]
在此,在氧化物530a、氧化物530b及氧化物530c的接合部中,导带底的能级平缓地变化。换言之,也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此,优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
[0207]
具体而言,通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分),可以形成缺陷态密度低的混合层。例如,在氧化物530b为in-ga-zn氧化物的情况下,作为氧化物530a及氧化物530c优选使用in-ga-zn氧化物、ga-zn氧化物及氧化镓等。
[0208]
此时,载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构,可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此,界面散射对载流子传导的影响减少,可以提高晶体管500的通态电流。
[0209]
氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。再者,氮化钽等金属氮化物膜对氢或氧具有阻挡性,所以是优选的。
[0210]
此外,虽然在图8a及图8b中示出单层结构的导电体542a及导电体542b,但是也可以采用两层以上的叠层结构。例如,可以层叠氮化钽膜和钨膜。另外,也可以层叠钛膜及铝膜。另外,也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
[0211]
另外,也可以使用:在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外,也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
[0212]
另外,如图8a所示,有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时,区域543a被用作源区域和漏区域中的一个,区域543b被用作源区域和漏区域中的另一个。此外,沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
[0213]
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b),区域543a(区域543b)的氧浓度有时降低。此外,在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下,区域543a(区域543b)的载流子浓度增加,区域543a(区域543b)成为低电阻区域。
[0214]
绝缘体544以覆盖导电体542a及导电体542b的方式设置,抑制导电体542a及导电体542b的氧化。此时,绝缘体544也可以以覆盖氧化物530及绝缘体524各自的侧面且与绝缘体522接触的方式设置。
[0215]
作为绝缘体544,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。另外,作为绝缘体544也可以使用氮氧化硅或氮化硅等。
[0216]
尤其是,作为绝缘体544,优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是,铝酸铪的耐热性比氧化铪膜高。因此,在后面的工序的热处理中不容易晶化,所以是优选的。另外,在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下,不需要必须设置绝缘体544。根据所需要的晶体管特性,适当地设计即可。
[0217]
通过包括绝缘体544,可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外,可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
[0218]
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
[0219]
具体而言,可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。
[0220]
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体,可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外,与绝缘体524同样,优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
[0221]
另外,为了将绝缘体550所包含的过剩氧高效地供应到氧化物530,也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物,从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之,可以抑制供应到氧化物530的过剩氧的减少。另外,可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物,可以使用可用于绝缘体544的材料。
[0222]
此外,与第二栅极绝缘膜同样,绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时,由于栅极绝缘膜的薄膜化,有时发生泄漏电流等问题,所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外,可以实现具有热稳定性及高相对介电常数的叠层结构。
[0223]
在图8a及图8b中,被用作第一栅电极的导电体560具有两层结构,但是也可以具有
单层结构或三层以上的叠层结构。
[0224]
作为导电体560a,优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。另外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能,可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料,例如,优选使用钽、氮化钽、钌或氧化钌等。此外,作为导电体560a可以使用可用于氧化物530的氧化物半导体。在此情况下,通过采用溅射法沉积导电体560b,可以降低导电体560a的电阻值来使其成为导电体。可以将该导电体称为oc(oxide conductor)电极。
[0225]
作为导电体560b,优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线,所以优选使用导电性高的导电体。例如,可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构,例如,可以采用钛或氮化钛和上述导电材料的叠层结构。
[0226]
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如,绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。尤其是,氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域,所以是优选的。
[0227]
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580,可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外,优选降低绝缘体580中的水或氢等杂质的浓度。
[0228]
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此,导电体560嵌入于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
[0229]
在进行半导体装置的微型化时,需要缩短栅极长度,但是需要防止导电体560的导电性的下降。为此,在增大导电体560的厚度的情况下,导电体560有可能具有纵横比高的形状。在本实施方式中,由于将导电体560嵌入于绝缘体580的开口,所以即使导电体560具有纵横比高的形状,在工序中也不发生导电体560的倒塌。
[0230]
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法沉积绝缘体574,可以在绝缘体550及绝缘体580中形成过剩氧区域。由此,可以将氧从该过剩氧区域供应到氧化物530中。
[0231]
例如,作为绝缘体574,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
[0232]
尤其是,氧化铝具有高阻挡性,即使是0.5nm以上且3.0nm以下的薄膜,也可以抑制氢及氮的扩散。由此,通过利用溅射法沉积的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
[0233]
另外,优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样,优选降低绝缘体581中的水或氢等杂质的浓度。
[0234]
另外,在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导
电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
[0235]
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢等具有阻挡性的物质。因此,作为绝缘体582可以使用与绝缘体514同样的材料。例如,作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0236]
尤其是,氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此,在晶体管的制造工序中及制造工序之后,氧化铝可以防止氢、水分等杂质进入晶体管500中。此外,氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此,氧化铝适合用作晶体管500的保护膜。
[0237]
此外,在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外,通过对上述绝缘体使用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,作为绝缘体586,可以使用氧化硅膜、氧氮化硅膜等。
[0238]
此外,在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入有导电体546及导电体548等。
[0239]
导电体546及导电体548被用作与电容元件600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
[0240]
另外,也可以在形成晶体管500之后,以围绕晶体管500的方式形成开口,并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500,可以防止水分及氢从外部进入。或者,多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。另外,在围绕晶体管500地形成开口的情况下,例如,当形成到达绝缘体514或绝缘体522的开口并接触于绝缘体514或绝缘体522地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分,所以是优选的。此外,作为对氢或水具有高阻挡性的绝缘体,例如使用与绝缘体522同样的材料即可。
[0241]
接着,在晶体管500的上方设置有电容元件600。电容元件600包括导电体610、导电体620及绝缘体630。
[0242]
此外,也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容元件600的电极。此外,可以同时形成导电体612及导电体610。
[0243]
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者,作为导电体612及导电体610,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
[0244]
在图6中,导电体612及导电体610具有单层结构,但是不局限于此,也可以具有两层以上的叠层结构。例如,也可以在具有阻挡性的导电体与导电性高的导电体之间形成具有阻挡性的导电体以及与导电性高的导电体之间的紧密性高的导电体。
[0245]
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用同时实现耐热性和导电性的钨、钼等高熔点材料,尤其优选使用钨。当与导电体等其他结构同时形成导电体620时,使用低电阻金属材料的cu(铜)、al(铝)等即可。
[0246]
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。另外,绝缘体650也可以被用作覆盖其下方的凹凸形状的平坦化膜。
[0247]
通过采用本结构,在使用包含氧化物半导体的晶体管的半导体装置中,可以在抑制电特性变动的同时提高可靠性。此外,可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
[0248]
注意,本发明的一个方式的半导体装置也可以具有在形成有晶体管300的衬底311的下方例如贴合构成电路的其他半导体衬底的结构。图9示出贴合作为图6的半导体装置的一部分的层sa与在其他半导体衬底上构成电路的层sb的结构。具体而言,图9所示的半导体装置具有在层sa所包括的衬底311的下方贴合层sb所包括的构成电路等的衬底211的结构。注意,在图9中,省略层sa中的绝缘体360的上方的导电体、绝缘体等。
[0249]
作为衬底211,例如可以使用可用作图6的半导体装置的衬底311的衬底。
[0250]
与衬底311上的晶体管300同样,在衬底211上例如以覆盖晶体管200的方式设置有绝缘体220、绝缘体222、绝缘体224、绝缘体226及绝缘体230。
[0251]
另外,作为绝缘体220、绝缘体222、绝缘体224、绝缘体226、绝缘体230及绝缘体231,例如可以使用可用于绝缘体320、绝缘体322、绝缘体324、绝缘体326、绝缘体230等的材料。另外,作为绝缘体220、绝缘体222、绝缘体224、绝缘体226、绝缘体230及绝缘体231,例如可以通过与绝缘体320、绝缘体322、绝缘体324、绝缘体326、绝缘体350等同样的工序形成。
[0252]
另外,绝缘体220、绝缘体222、绝缘体224及绝缘体226中嵌入有导电体228及导电体229等。与导电体328及导电体330同样,导电体228及导电体229被用作插头或布线。另外,作为导电体228及导电体229,可以使用可用于导电体328及导电体330的材料。
[0253]
绝缘体232被用作用来贴合设置在后述衬底311的下方的绝缘体341的贴合层。另外,绝缘体231及绝缘体232中以电连接于导电体229的一部分的方式嵌入有导电体233,导电体233也被用作贴合层的一部分。
[0254]
作为绝缘体232,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
[0255]
作为导电体233,例如可以使用铜、铝、锡、锌、钨、银、铂或金等。优选的是,为了容易与下述导电体342接合,优选使用铜、铝、钨或金。
[0256]
另外,导电体233也可以采用包括多个层的多层结构。例如,也可以在绝缘体231及绝缘体232的开口的侧壁形成第一导电体,然后以嵌入绝缘体231及绝缘体232的开口部的方式形成第二导电体。作为第一导电体例如可以使用氮化钽等对氢具有阻挡性的导电体,作为第二导电体例如可以使用导电性高的钨。
[0257]
另外,衬底311的下方形成有绝缘体341。绝缘体341被用作用来贴合衬底211上的绝缘体232的贴合层。
[0258]
作为绝缘体341,例如可以使用可用于绝缘体232的材料。尤其是,为了接合绝缘体232与绝缘体341,绝缘体232及绝缘体341优选由同一成分构成。
[0259]
在层sa中,绝缘体341、衬底311、绝缘体320及绝缘体322中以电连接于导电体330的一部分的方式嵌入有导电体342,导电体342也被用作贴合层的一部分。
[0260]
作为导电体342,例如可以使用可用于导电体233的材料。尤其是,为了接合导电体342与导电体233,导电体342及导电体233优选使用同一金属材料。
[0261]
另外,导电体342也可以采用包括多个层的多层结构。例如,也可以在绝缘体341、
衬底311、绝缘体320及绝缘体322的开口的侧壁形成第一导电体,然后以嵌入绝缘体341、衬底311、绝缘体320及绝缘体322的开口部的方式形成第二导电体。作为第一导电体例如可以使用氮化钽等对氢具有阻挡性的导电体,作为第二导电体例如可以使用导电性高的钨。
[0262]
接着,说明层sa与层sb的贴合。
[0263]
在贴合层sa与层sb的前工序中,层sb以绝缘体232及导电体233的表面的高度各自一致的方式被平坦化。同样地,层sa以绝缘体341及导电体342的表面的高度各自一致的方式被平坦化。
[0264]
当在贴合工序中进行绝缘体232与绝缘体341的接合,即进行绝缘层彼此的接合时,可以利用亲水性接合法等,在该方法中,在通过抛光等获得高平坦性之后,使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合,利用热处理进行脱水,由此进行正式接合。亲水性接合法也发生原子级的结合,因此可以获得机械上优异的接合。
[0265]
另外,例如当使导电体233与导电体342接合,即使导电体彼此接合时,可以利用表面活化接合法,在该方法中,通过溅射处理等去除表面的氧化膜及杂质吸附层等且使被清洁化及活化的表面彼此接触而接合。或者,可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合,因此可以获得电气上和机械上都优异的接合。
[0266]
通过进行上述贴合工序,可以使层sa所包括的导电体342与层sb所包括的导电体233电连接。另外,可以获得层sa所包括的绝缘体341与层sb所包括的绝缘体232之间有机械强度的连接。
[0267]
在贴合层sa与层sb的情况下,由于在各接合面上绝缘层与金属层是混在一起的,所以,例如,组合表面活化接合法及亲水性接合法即可。
[0268]
例如,可以采用在进行抛光之后使表面清洁化,对金属层的表面进行防氧处理,然后进行亲水性处理来进行接合的方法等。另外,也可以作为金属层的表面使用金等难氧化性金属,进行亲水性处理。另外,也可以使用上述方法以外的接合方法。
[0269]
通过利用上述贴合工序,可以对半导体装置追加电路。由此,可以抑制半导体装置的电路面积的增大。另外,通过利用该贴合工序,可以电连接半导体装置与其他半导体装置(例如,逻辑电路、信号转换电路、电位电平转换电路、电流源、电压源、切换电路、放大电路、光电转换电路、运算电路等)。因此,可以构成新颖的半导体装置。
[0270]
注意,层sb所包括的衬底211上例如形成有晶体管200。注意,在图9中,例如晶体管200具有与晶体管300同样的结构,但是晶体管200也可以具有与晶体管300不同的结构。例如,如图10所示,晶体管200也可以是具有图6、图7、图8a及图8b所示的晶体管500的结构的os晶体管。注意,作为图10所示的衬底212,例如可以使用可用作图7所示的半导体装置的衬底312的衬底。
[0271]
接着,对在图6及图7中示出的os晶体管的其他结构例子进行说明。
[0272]
图11a及图11b是图8a及图8b所示的晶体管500的变形例子,图11a是晶体管500的沟道长度方向的截面图,图11b是晶体管500的沟道宽度方向的截面图。注意,图11a及图11b所示的结构也可以用于晶体管300等的本发明的一个方式的半导体装置中的其他晶体管。
[0273]
图11a及图11b所示的结构的晶体管500与图8a及图8b所示的结构的晶体管500的不同之处在于包括绝缘体402及绝缘体404。此外,与图8a及图8b所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552,且与导电体540b的侧面接触地
设置绝缘体552。再者,与图8a及图8b所示的结构的晶体管500的不同之处在于不包括绝缘体520。
[0274]
在图11a及图11b所示的结构的晶体管500中,绝缘体512上设置有绝缘体402。此外,绝缘体574上及绝缘体402上设置有绝缘体404。
[0275]
图11a及图11b所示的结构的晶体管500中设置有绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574,绝缘体404覆盖它们。也就是说,绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体402的顶面接触。由此,氧化物530等被绝缘体404及绝缘体402与外部隔开。
[0276]
优选的是,绝缘体402及绝缘体404的抑制氢(例如,氢原子、氢分子等中的至少一个)或水分子的扩散的功能高。例如,作为绝缘体402及绝缘体404,优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此,由于可以抑制氢等扩散到氧化物530中,因此可以抑制晶体管500的特性下降。因此,可以提高本发明的一个方式的半导体装置的可靠性。
[0277]
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如,作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是,氮化硅为氢阻挡性较高的材料,因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料,可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外,可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此,可以提高本发明的一个方式的半导体装置的可靠性。
[0278]
另外,图11a及图11b所示的晶体管500也可以根据状况改变晶体管的结构。例如,图11a及图11b的晶体管500作为变形例子可以采用图12a及图12b所示的晶体管。图12a是晶体管的沟道长度方向的截面图,图12b是晶体管的沟道宽度方向的截面图。图12a及图12b所示的晶体管与图11a及图11b所示的晶体管的不同之处在于氧化物530c具有氧化物530c1及氧化物530c2的两层结构。
[0279]
氧化物530c1与绝缘体524的顶面、氧化物530a的侧面、氧化物530b的顶面及侧面、导电体542a及导电体542b的侧面、绝缘体544的侧面及绝缘体580的侧面接触。氧化物530c2与绝缘体550接触。
[0280]
作为氧化物530c1,例如可以使用in-zn氧化物。此外,作为氧化物530c2,可以使用与氧化物530c具有单层结构时能够用于氧化物530c的材料相同的材料。例如,作为氧化物530c2,可以使用in:ga:zn=1:3:4[原子个数比]、ga:zn=2:1[原子个数比]或ga:zn=2:5[原子个数比]的金属氧化物。
[0281]
通过使氧化物530c具有氧化物530c1及氧化物530c2的两层结构,与氧化物530c具有单层结构的情况相比,可以提高晶体管的通态电流。因此,晶体管例如可以作为功率mos晶体管使用。注意,图8a及图8b所示的结构的晶体管所包括的氧化物530c也可以具有氧化物530c1及氧化物530c2的两层结构。
[0282]
图12a及图12b所示的结构的晶体管例如可以用于图6、图7所示的晶体管300。此外,例如,如上所述,晶体管300可以用于包括在上述实施方式所说明的半导体装置,例如上述实施方式所说明的电平转换器100、电平转换器100a、电平转换器100b、电平转换器100c
中的晶体管等。注意,图12a及图12b所示的晶体管也可以用于本发明的一个方式的半导体装置所包括的晶体管300及晶体管500以外的晶体管。
[0283]
接着,对能够用于图6及图7的半导体装置的电容元件进行说明。
[0284]
在图13中,作为能够应用于图6及图7所示的半导体装置的电容元件600的例子示出电容元件600a。图13a是电容元件600a的俯视图,图13b是电容元件600a的沿着点划线l3-l4的截面的立体图,图13c是电容元件600a的沿着点划线w3-l4的截面的立体图。
[0285]
导电体610被用作电容元件600a的一对电极中的一个,导电体620被用作电容元件600a的一对电极中的另一个。此外,绝缘体630被用作夹在一对电极之间的介电体。
[0286]
作为绝缘体630,例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪、氧化锆等,并且可以采用叠层结构或单层结构。
[0287]
另外,例如,绝缘体630也可以使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构,电容元件600a可以包括高介电常数(high-k)的绝缘体来确保充分的电容,并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力,从而可以抑制电容元件600a的静电破坏。
[0288]
注意,作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体,有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
[0289]
此外,作为绝缘体630,例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba,sr)tio3(bst)等high-k材料的绝缘体。例如,在绝缘体630具有叠层结构时,可以采用如下结构:依次层叠有氧化锆、氧化铝、氧化锆的三层叠层结构;依次层叠有氧化锆、氧化铝、氧化锆、氧化铝的四层叠层结构;等。另外,作为绝缘体630也可以使用包含铪、锆的化合物等。随着半导体装置微型化及高集成化,由于用于栅极绝缘体及电容元件的介电质薄膜化,有时发生晶体管及/或电容元件的泄漏电流等的问题。通过作为被用作栅极绝缘体及电容元件的介电质的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位并确保电容元件的电容。
[0290]
电容元件600在导电体610下部与导电体546及导电体548电连接。导电体546及导电体548被用作与其他电路元件连接的插头或布线。此外,在图13a至图13c中,将导电体546及导电体548统记为导电体540。
[0291]
此外,在图13中,为了明确地示出附图,省略嵌入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体650。
[0292]
另外,图6、图7、图13a、图13b及图13c所示的电容元件600为平面型,但是电容元件的形状不局限于此。例如,电容元件600也可以为图14a至图14c所示的气缸型电容元件600b。
[0293]
图14a是电容元件600b的俯视图,图14b是电容元件600b的沿着点划线l3-l4的截面图,图14c是电容元件600b的沿着点划线w3-l4的截面的立体图。
[0294]
在图14b中,电容元件600b包括嵌入有导电体540的绝缘体586上的绝缘体631、具有开口部的绝缘体651、被用作一对电极中的一个的导电体610及被用作一对电极中的另一个的导电体620。
[0295]
另外,在图14c中,为了明确地示出附图,省略绝缘体586、绝缘体650及绝缘体651。
[0296]
作为绝缘体631,例如可以使用与绝缘体586同样的材料。
[0297]
此外,绝缘体631以电连接到导电体540的方式嵌入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。
[0298]
作为绝缘体651,例如可以使用与绝缘体586同样的材料。
[0299]
此外,如上所述,绝缘体651包括开口部,该开口部与导电体611重叠。
[0300]
导电体610形成于该开口部的底部及侧面。换言之,导电体610与导电体611重叠且与导电体611电连接。
[0301]
此外,导电体610的形成方法为如下:通过蚀刻法等在绝缘体651中形成开口部,接着通过溅射法、ald法等沉积导电体610。然后,通过cmp(chemichal mechanical polishing,化学机械抛光)法等以使沉积在开口部中的导电体610残留的方式去除沉积在绝缘体651上的导电体610。
[0302]
绝缘体630位于绝缘体651上及导电体610的形成面上。另外,绝缘体630在电容元件中被用作夹在一对电极之间的介电体。
[0303]
导电体620以嵌入绝缘体651的开口部的方式形成在绝缘体630上。
[0304]
绝缘体650以覆盖绝缘体630及导电体620的方式形成。
[0305]
图14所示的气缸型的电容元件600b比平面型的电容元件600a可以提高静电电容的值。
[0306]
另外,本发明的一个方式的半导体装置也可以在图6及图7所示的半导体装置的电容元件600的上方设置光电转换元件。就是说,本发明的一个方式也可以为包括上述实施方式所说明的电平转换器的摄像装置。摄像装置例如将由光电转换元件感应的电流通过电流电压转换电路、模拟数字转换电路等转换为数字信号,通过在摄像装置中设置电平转换器,可以对该数字信号进行电平转换。
[0307]
图15示出在图7所示的半导体装置中的电容元件600的上方设置光电转换元件700的摄像装置的结构例子。注意,光电转换元件700也可以设置在晶体管300的下方而不设置在电容元件600的上方。
[0308]
光电转换元件700例如包括层767a、层767b、层767c、层767d、层767e。
[0309]
图15所示的光电转换元件700是有机光导电膜的一个例子,层767a是下部电极,层767e是具有透光性的上部电极,层767b、层767c、层767d相当于光电转换部。另外,例如也可以使用pn结型光电二极管、雪崩光电二极管等代替图15所示的光电转换元件700。
[0310]
作为下部电极的层767a可以为阳极和阴极中的一方,作为上部电极的层767b可以为阳极和阴极中的另一方。注意,在本实施方式中,将层767a用作阴极且将层767b用作阳极。
[0311]
作为层767a,例如可使用低电阻的金属层等。具体而言,作为层767a例如可以使用铝、钛、钨、钽、银或它们的叠层。
[0312]
作为层767e,例如优选使用对可见光具有高透光性的导电层。具体而言,作为层767e例如可以使用铟氧化物、锡氧化物、锌氧化物、铟-锡氧化物、镓-锌氧化物、铟-镓-锌氧化物或石墨烯等。另外,也可以采用省略层767e的结构。
[0313]
光电转换部的层767b和层767d中的任一个可以被用作空穴传输层,另一个可以被
用作电子传输层。另外,层767c可以被用作光电转换层。
[0314]
作为空穴传输层,例如可以使用氧化钼等。作为电子传输层,例如可以使用c
60
、c
70
等的富勒烯或其衍生物等。
[0315]
作为光电转换层,可以使用n型有机半导体和p型有机半导体的混合层(本体异质结结构)。
[0316]
在图15的摄像装置中,绝缘体751设置在绝缘体650上,层767a设置在绝缘体751上。另外,绝缘体752设置在绝缘体751上及层767a上。层767b设置在绝缘体752上及层767a上。
[0317]
另外,层767b上依次层叠有层767c、层767d、层767e、绝缘体753。
[0318]
绝缘体751例如被用作层间绝缘膜。与绝缘体324同样,绝缘体751例如优选使用对氢具有阻挡性的绝缘体。通过作为绝缘体751使用对氢具有阻挡性的绝缘体,可以抑制氢扩散到晶体管500。因此,作为绝缘体751例如可以使用可应用于绝缘体324的材料。
[0319]
绝缘体752例如被用作元件分离层。虽然未图示,但是绝缘体752是为了防止与相邻的其他光电转换元件的短路而设置的。作为绝缘体752,例如优选使用有机绝缘体等。
[0320]
绝缘体753例如被用作具有透光性的平坦化膜。作为绝缘体753,例如优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等的材料。
[0321]
绝缘体753的上方例如设置有遮光层771、光学转换层772及微透镜阵列773。
[0322]
设置在绝缘体753上的遮光层771可以抑制光进入到相邻的像素。作为遮光层771,可以使用铝、钨等的金属层。另外,也可以层叠该金属层与被用作抗反射膜的介电质膜。
[0323]
作为设置在绝缘体753上及遮光层771上的光学转换层772可以使用滤色片。通过按每个像素将r(红色)、g(绿色)、b(蓝色)、y(黄色)、c(青色)和m(品红色)等颜色分配给各滤色片,可以获得彩色图像。
[0324]
另外,在作为光学转换层772使用波长截止滤波片时,可以实现能够获得各种波长区域的图像的摄像装置。
[0325]
例如,当作为光学转换层772使用阻挡可见光线的波长以下的光的滤光片时,可以获得红外线摄像装置。另外,当作为光学转换层772使用阻挡近红外线的波长以下的光的滤光片时,可以获得远红外线摄像装置。另外,通过作为光学转换层772使用阻挡可见光线的波长以上的光的滤光片,可以形成紫外线摄像装置。
[0326]
另外,通过将闪烁体用于光学转换层772,可以形成用于x射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的x射线等辐射入射到闪烁体时,由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换元件700检测该光来获得图像数据。另外,也可以将该结构的摄像装置用于辐射探测器等。
[0327]
闪烁体含有如下物质:当被照射x射线或伽马射线等辐射时吸收辐射的能量而发射可见光或紫外线的物质。例如,可以使用将gd2o2s:tb、gd2o2s:pr、gd2o2s:eu、bafcl:eu、nai、csi、caf2、baf2、cef3、lif、lii、zno等分散到树脂或陶瓷等中的材料。
[0328]
在遮光层771及光学转换层772上设置微透镜阵列773。经过微透镜阵列773所包括的各透镜的光经过正下的光学转换层772而照射到光电转换元件700。通过设置微透镜阵列773,可以将所集聚的光入射到光电转换元件700,所以可以高效地进行光电转换。微透镜阵列773优选由对可见光具有高透光性的树脂或玻璃等形成。
[0329]
注意,图15示出在晶体管300及晶体管500的上方设置使用有机光导电膜的光电转换元件700的摄像装置的结构,但是本发明的一个方式的摄像装置不局限于此。例如,本发明的一个方式的摄像装置也可以采用设置背面照射型的pn结型光电转换元件代替光电转换元件700的结构。
[0330]
图16示出在晶体管300及晶体管500的上方设置背面照射型的pn结型光电转换元件700a的摄像装置的结构例子。图16所示的摄像装置具有在设置有晶体管300、晶体管500及电容元件600的衬底312的上方贴合有包括光电转换元件700a的结构体sc的结构。
[0331]
另外,结构体sc包括遮光层771、光学转换层772及微透镜阵列773,关于它们的说明,可以参照上述说明。
[0332]
光电转换元件700a是形成在硅衬底中的pn结型的光电二极管,包括相当于p型区域的层765b及相当于n型区域的层765a。光电转换元件700a是嵌入型光电二极管,可以使用设置在层765a的表面一侧(取出电流一侧)的较薄p型区域(层765b的一部分)抑制暗电流而减少噪声。
[0333]
绝缘体701、导电体741、导电体742被用作贴合层。绝缘体754被用作层间绝缘膜及平坦化膜。绝缘体755被用作元件分离层。绝缘体756具有抑制载流子的流出的功能。
[0334]
硅衬底设置有分离像素的槽,绝缘体756设置在硅衬底顶面及该槽中。通过设置绝缘体756,可以抑制在光电转换元件700a中产生的载流子向相邻的像素流出。另外,绝缘体756也具有杂散光的侵入的功能。因此,可以由绝缘体756抑制混色。另外,也可以在硅衬底的顶面与绝缘体756间设置抗反射膜。
[0335]
元件分离层可以利用locos(local oxidation of silicon:硅局部氧化)法形成。或者,也可以利用sti(shallow trench isolation:浅沟槽隔离)法等形成。绝缘体756例如可以使用氧化硅、氮化硅等无机绝缘膜、聚酰亚胺、丙烯酸树脂等有机绝缘膜。另外,绝缘体756也可以采用多层结构。
[0336]
光电转换元件700a的层765a(n型区域,相当于阴极)与导电体741电连接。层765b(p型区域,相当于阳极)与导电体742电连接。导电体741、导电体742具有嵌入于绝缘体701的区域。另外,绝缘体701、导电体741、导电体742的表面以各高度一致的方式被平坦化。
[0337]
绝缘体650的上方依次层叠有绝缘体691、绝缘体692。另外,例如在图16中,绝缘体692设置有开口部,以嵌入该开口部的方式形成导电体743。
[0338]
作为绝缘体691,例如可以使用可用于绝缘体751的材料。
[0339]
另外,作为绝缘体692,例如可以使用可用于绝缘体650的材料。
[0340]
绝缘体693和绝缘体701的每一个被用作贴合层的一部分。另外,导电体741、导电体742及导电体743的每一个也被用作贴合层的一部分。
[0341]
作为绝缘体693及绝缘体701,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。尤其是,为了接合绝缘体693与绝缘体701,绝缘体693及绝缘体701优选由同一成分构成。
[0342]
作为导电体741、导电体742及导电体743,例如可以使用铜、铝、锡、锌、钨、银、铂或金等。尤其是,为了容易接合导电体741与导电体743以及导电体742与导电体743,优选使用铜、铝、钨或金。
[0343]
另外,导电体741、导电体742及导电体743也可以采用包括多个层的多层结构。例
如,也可以在设置有导电体741、导电体742或导电体743的开口部的侧面形成第一导电体,然后以嵌入开口部的方式形成第二导电体。作为第一导电体例如可以使用氮化钽等对氢具有阻挡性的导电体,作为第二导电体例如可以使用导电性高的钨。
[0344]
作为贴合衬底312一侧的贴合层与结构体sc一侧的贴合层的前工序,在衬底312一侧以各高度一致的方式使绝缘体693与导电体743的表面平坦化。同样地,在结构体sc一侧以各高度一致的方式使绝缘体701、导电体741及导电体742的表面平坦化。
[0345]
当在贴合工序中进行绝缘体693与绝缘体701的接合,即进行绝缘层彼此的接合时,可以利用亲水性接合法等,在该方法中,在通过抛光等获得高平坦性之后,使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合,利用热处理进行脱水,由此进行正式接合。亲水性接合法也发生原子级的结合,因此可以获得机械上优异的接合。
[0346]
另外,例如当使导电体741与导电体743接合且使导电体742与导电体743接合,即使导电体彼此接合时,可以利用表面活化接合法,在该方法中,通过溅射处理等去除表面的氧化膜及杂质吸附层等且使被清洁化及活化的表面彼此接触而接合。或者,可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合,因此可以获得电气上和机械上都优异的接合。
[0347]
通过进行上述贴合工序,可以使衬底312一侧的导电体743与结构体sc一侧的导电体741及导电体742电连接。另外,可以获得衬底312一侧的绝缘体693与结构体sc一侧的绝缘体701之间有机械强度的连接。
[0348]
在贴合衬底312与结构体sc的情况下,由于在各接合面上绝缘层与金属层是混在一起的,所以,例如,组合表面活化接合法及亲水性接合法即可。
[0349]
例如,可以采用在进行抛光之后使表面清洁化,对金属层的表面进行防氧处理,然后进行亲水性处理来进行接合的方法等。另外,也可以作为金属层的表面使用金等难氧化性金属,进行亲水性处理。另外,也可以使用上述方法以外的接合方法。
[0350]
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0351]
(实施方式3)在本实施方式中,说明可用于上述实施方式中说明的os晶体管的金属氧化物(以下称为氧化物半导体)。
[0352]
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外,除此之外,优选还包含铝、镓、钇、锡等。此外,也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[0353]
《结晶结构的分类》首先,对氧化物半导体中的结晶结构的分类参照图17a进行说明。图17a是说明氧化物半导体,典型为igzo(包含in、ga、zn的金属氧化物)的结晶结构的分类的图。
[0354]
如图17a所示,氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”及“crystal(结晶)”。此外,在“amorphous”中包含completely amorphous。此外,在“crystalline”中包含caac(c-axis-aligned crystalline)、nc(nanocrystalline)及cac(cloud-aligned composite)(excluding single crystal and poly crystal)。此外,在“crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外,在“crystal”中包含single crystal及poly crystal。
[0355]
此外,图17a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态,是属于新的边界区域(new crystalline phase)的结构。换言之,该结构与“crystal(结晶)”及在能量性上不稳定的“amorphous(无定形)”可以说是完全不同的结构。
[0356]
另外,可以使用x射线衍射(xrd:x-ray diffraction)谱对膜或衬底的结晶结构进行评价。在此,图17b示出被分类为“crystalline”的caac-igzo膜的通过gixd(grazing-incidence xrd)测量而得到的xrd谱(横轴表示2θ[deg.],纵轴以任意单位(a.u.)表示强度(intensity))。此外,将gixd法也称为薄膜法或seemann-bohlin法。下面,将图17b所示的通过gixd测量而得到的xrd谱简单地记为xrd谱。此外,图17b所示的caac-igzo膜的组成是in:ga:zn=4:2:3[原子个数比]附近。此外,图17b所示的caac-igzo膜的厚度为500nm。
[0357]
如图17b所示,在caac-igzo膜的xrd谱中检测出表示明确的结晶性的峰值。具体而言,在caac-igzo膜的xrd谱中,2θ=31
°
附近检测出表示c轴取向的峰值。此外,如图17b所示那样,2θ=31
°
附近的峰值在以检测出峰值强度(intensity)的角度为轴时左右非对称。
[0358]
此外,可以使用纳米束电子衍射法(nbed:nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图17c示出caac-igzo膜的衍射图案。图17c是将电子束向平行于衬底的方向入射的nbed观察的衍射图案。此外,图17c所示的caac-igzo膜的组成是in:ga:zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射法。
[0359]
如图17c所示那样,在caac-igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0360]
《《氧化物半导体的结构》》此外,在注目于氧化物半导体的结晶结构的情况下,有时氧化物半导体的分类与图17a不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述caac-os及nc-os。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like os(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[0361]
在此,对上述caac-os、nc-os及a-like os的详细内容进行说明。
[0362]
[caac-os]caac-os是包括多个结晶区域的氧化物半导体,该多个结晶区域的c轴取向于特定的方向。此外,特定的方向是指caac-os膜的厚度方向、caac-os膜的被形成面的法线方向或者caac-os膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,caac-os具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,caac-os是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
[0363]
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
[0364]
此外,在in-m-zn氧化物(元素m为选自铝、镓、钇、锡及钛等中的一种或多种)中,
caac-os有包括含有层叠有铟(in)及氧的层(以下,in层)、含有元素m、锌(zn)及氧的层(以下,(m,zn)层)的层状结晶结构(也称为层状结构)的趋势。此外,铟和元素m可以彼此置换。因此,有时(m,zn)层包含铟。此外,有时in层包含元素m。注意,有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0365]
例如,当对caac-os膜使用xrd装置进行结构分析时,在使用θ/2θ扫描的out-of-plane xrd测量中,在2θ=31
°
或其附近检测出表示c轴取向的峰值。注意,表示c轴取向的峰值的位置(2θ值)有时根据构成caac-os的金属元素的种类、组成等变动。
[0366]
此外,例如,在caac-os膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
[0367]
在从上述特定的方向观察结晶区域的情况下,虽然该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形、七角形等晶格排列。此外,在caac-os的畸变附近观察不到明确的晶界(grainboundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可能是由于caac-os因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
[0368]
此外,确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为再结合中心而载流子被俘获,因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此,确认不到明确的晶界的caac-os是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意,为了构成caac-os,优选为包含zn的结构。例如,与in氧化物相比,in-zn氧化物及in-ga-zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
[0369]
caac-os是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在caac-os中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入及/或缺陷的生成等而降低,因此可以说caac-os是杂质及/或缺陷(氧空位等)少的氧化物半导体。因此,包含caac-os的氧化物半导体的物理性质稳定。因此,包含caac-os的氧化物半导体具有高耐热性及良好可靠性。此外,caac-os对制造工序中的高温度(所谓热积存;thermal budget)也很稳定。由此,通过在os晶体管中使用caac-os,可以扩大制造工序的自由度。
[0370]
[nc-os]在nc-os中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-os具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下,将该微小的结晶称为纳米晶。此外,nc-os在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-os在某些分析方法中与a-like os及非晶氧化物半导体没有差别。例如,在对nc-os膜使用xrd装置进行结构分析时,在使用θ/2θ扫描的out-of-plane xrd测量中,不检测出表示结晶性的峰值。此外,在对nc-os膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为
中心的环状区域内观察到多个斑点的电子衍射图案。
[0371]
[a-like os]a-like os是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。a-like os包含空洞或低密度区域。也就是说,a-like os的结晶性比nc-os及caac-os的结晶性低。此外,a-like os的膜中的氢浓度比nc-os及caac-os的膜中的氢浓度高。
[0372]
《《氧化物半导体的构成》》接着,说明上述的cac-os的详细内容。此外,说明cac-os与材料构成有关。
[0373]
[cac-os]cac-os例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
[0374]
再者,cac-os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(以下也称为云状)。就是说,cac-os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0375]
在此,将相对于构成in-ga-zn氧化物的cac-os的金属元素的in、ga及zn的原子个数比分别记为[in]、[ga]及[zn]。例如,在in-ga-zn氧化物的cac-os中,第一区域是其[in]大于cac-os膜的组成中的[in]的区域。此外,第二区域是其[ga]大于cac-os膜的组成中的[ga]的区域。此外,例如,第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。此外,第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0376]
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以in为主要成分的区域。此外,可以将上述第二区域称为以ga为主要成分的区域。
[0377]
注意,有时观察不到上述第一区域和上述第二区域的明确的边界。
[0378]
例如,在in-ga-zn氧化物的cac-os中,根据通过能量分散型x射线分析法(edx:energy dispersive x-ray spectroscopy)取得的edx面分析(mapping)图像,可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
[0379]
在将cac-os用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使cac-os具有开关功能(控制开启/关闭的功能)。换言之,在cac-os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将cac-os用于晶体管,可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0380]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like os、cac-os、nc-os、caac-os中的两种以上。
[0381]
《包括氧化物半导体的晶体管》接着,说明将上述氧化物半导体用于晶体管的情况。
[0382]
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
[0383]
此外,优选将载流子浓度低的氧化物半导体用于晶体管。例如,氧化物半导体中的载流子浓度优选为1
×
10
17
cm-3
以下,更优选为1
×
10
15
cm-3
以下,进一步优选为1
×
10
13
cm-3
以下,更进一步优选为1
×
10
11
cm-3
以下,还进一步优选低于1
×
10
10
cm-3
且为1
×
10-9
cm-3
以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下,可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外,有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
[0384]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
[0385]
此外,被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
[0386]
因此,为了使晶体管的电特性稳定,降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度,优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0387]
《杂质》在此,说明氧化物半导体中的各杂质的影响。
[0388]
在氧化物半导体包含第14族元素之一的硅或碳等时,在氧化物半导体中形成缺陷能级。因此,将氧化物半导体中的硅、碳等的浓度、与氧化物半导体的界面附近的硅、碳等的浓度(通过二次离子质谱分析法(sims:secondary ion mass spectrometry)测得的浓度)设定为2
×
10
18
atoms/cm3以下,优选为2
×
10
17
atoms/cm3以下。
[0389]
此外,当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷能级而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此,将利用sims测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1
×
10
18
atoms/cm3以下,优选为2
×
10
16
atoms/cm3以下。
[0390]
另外,当氧化物半导体包含氮时,容易产生作为载流子的电子,使载流子浓度增高,而被n型化。其结果,将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者,在氧化物半导体包含氮时,有时形成陷阱能级。其结果,有时晶体管的电特性不稳定。因此,将利用sims测得的氧化物半导体中的氮浓度设定为低于5
×
10
19
atoms/cm3,优选为5
×
10
18
atoms/cm3以下,更优选为1
×
10
18
atoms/cm3以下,进一步优选为5
×
10
17
atoms/cm3以下。
[0391]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧空位。当氢进入该氧空位时,有时产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体中的氢。具体而言,在氧化
物半导体中,将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3,更优选低于1
×
10
19
atoms/cm3,进一步优选低于5
×
10
18
atoms/cm3,还进一步优选低于1
×
10
18
atoms/cm3。
[0392]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以赋予稳定的电特性。
[0393]
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0394]
(实施方式4)本实施方式示出形成上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
[0395]
《半导体晶片》首先,使用图18a说明形成有半导体装置等的半导体晶片的例子。
[0396]
图18a所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803,其为用于切割的区域。
[0397]
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外,也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序,可以减少晶片4801翘曲等而实现构件的小型化。
[0398]
下面进行切割工序。沿点划线所示的划分线scl1及划分线scl2(有时称为切割线或截断线)进行切割。为了容易进行切割工序,优选以多个划分线scl1平行,多个划分线scl2平行,且划分线scl1与划分线scl2垂直的方式设置空隙4803。
[0399]
通过进行切割工序,可以从半导体晶片4800切割出图18b所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外,空隙4803a优选尽可能小。在此情况下,相邻的电路部4802之间的空隙4803的宽度只要与划分线scl1的划分用部及划分线scl2的划分用部大致相等即可。
[0400]
此外,本发明的一个方式的元件衬底的形状不局限于图18a所示的半导体晶片4800的形状。例如,可以为矩形形状的半导体晶片。此外,可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
[0401]
《电子构件》图18c示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图18c所示的电子构件4700在模子4711中包括芯片4800a。如图18c所示,芯片4800a可以具有层叠有电路部4802的结构。在图18c中,省略电子构件4700的一部分以表示其内部。电子构件4700在模子4711的外侧包括连接盘(land)4712。连接盘4712与电极焊盘4713电连接,电极焊盘4713通过引线4714与芯片4800a电连接。电子构件4700例如安装于印刷电路板4702。通过组合多个该电子构件并使其分别在印刷电路板4702上电连接,由此完成安装衬底4704。
[0402]
图18d示出电子构件4730的立体图。电子构件4730是sip(system in package:系统封装)或mcm(multi chip module:多芯片封装)的一个例子。在电子构件4730中,封装衬底4732(印刷电路板)上设置有插板(interposer)4731,插板4731上设置有半导体装置4735及多个半导体装置4710。
[0403]
电子构件4730包括半导体装置4710。半导体装置4710例如可以使用在上述实施方
式中说明的半导体装置、宽带存储器(hbm:high bandwidth memory)等。此外,半导体装置4735可以使用cpu、gpu、fpga、存储装置等集成电路(半导体装置)。
[0404]
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
[0405]
插板4731具有多个布线且具有使端子间距不同的多个集成电路电连接的功能。多个布线由单层或多层构成。此外,插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此,有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。此外,有时通过在插板4731中设置贯通电极,通过该贯通电极使集成电路与封装衬底4732电连接。此外,在使用硅插板的情况下,也可以使用tsv(through silicon via:硅通孔)作为贯通电极。
[0406]
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件,所以可以以比集成电路更低的成本制造。另一方面,硅插板的布线形成可以在半导体工序中进行,因此很容易形成在使用树脂插板时很难形成的微细布线。
[0407]
在hbm中,为了实现宽存储器带宽需要连接许多布线。为此,要求安装hbm的插板上能够高密度地形成微细的布线。因此,作为安装hbm的插板优选使用硅插板。
[0408]
此外,在使用硅插板的sip、mcm等中,不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外,由于硅插板的表面平坦性高,所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5d封装(2.5d安装),其中多个集成电路横着排放并配置于插板上。
[0409]
此外,也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下,优选设置于插板4731上的集成电路的高度一致。例如,在本实施方式所示的电子构件4730中,优选使半导体装置4710与半导体装置4735的高度一致。
[0410]
为了将电子构件4730安装在其他的衬底上,可以在封装衬底4732的底部设置电极4733。图18d示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球,可以实现bga(ball grid array:球栅阵列)安装。此外,电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针,可以实现pga(pin grid array:针栅阵列)安装。
[0411]
电子构件4730可以通过各种安装方式安装在其他衬底上,而不局限于bga及pga。例如,可以采用spga(staggered pin grid array:交错针栅阵列)、lga(land grid array:地栅阵列)、qfp(quad flat package:四侧引脚扁平封装)、qfj(quad flat j-leaded package:四侧j形引脚扁平封装)或qfn(quad flat non-leaded package:四侧无引脚扁平封装)等安装方法。
[0412]
接着,说明包括具有光电转换元件的图像传感器芯片(摄像装置)的电子构件。
[0413]
图19a是容纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括使图像传感器芯片4550(参照图19c)固定的封装衬底4510、玻璃盖板4520及贴合它们的粘合剂4530等。
[0414]
图19b是该封装的底面一侧的外观立体图。在封装的底面包括以焊球为凸块4540的bga(ball grid array:球栅阵列)。注意,不局限于bga,也可以包括lga(land grid array:地栅阵列)、pga(pin grid array:针栅阵列)等。
[0415]
图19c是省略玻璃盖板4520及粘合剂4530的一部分而图示的封装的立体图。在封装衬底4510上形成电极焊盘4560,电极焊盘4560与凸块4540通过通孔电连接。电极焊盘4560通过引线4570与图像传感器芯片4550电连接。
[0416]
另外,图19d是将图像传感器芯片收纳在透镜一体型封装的相机模块的顶面一侧的外观立体图。该相机模块包括使图像传感器芯片4551(图19f)固定的封装衬底4511、透镜盖4521及透镜4535等。另外,在封装衬底4511与图像传感器芯片4551之间设置有具有摄像装置的驱动电路及信号转换电路等的功能的ic芯片4590(图19f),具有作为sip(system in package:系统封装)的结构。
[0417]
图19e是该相机模块的底面一侧的外观立体图。封装衬底4511的底面及侧面具有设置有安装用连接盘4541的qfn(quad flat no-lead package:四侧无引脚扁平封装)的结构。注意,该结构仅为一个例子,也可以设置有qfp(quad flat package:四侧引脚扁平封装)或上述bga等。
[0418]
图19f是省略透镜盖4521及透镜4535的一部分而图示的模块的立体图。连接盘4541与电极焊盘4561电连接,电极焊盘4561由引线4571与图像传感器芯片4551或ic芯片4590电连接。
[0419]
通过将图像传感器芯片容纳于上述方式的封装中,可以容易实现安装于印刷电路板等,将图像传感器芯片安装在各种半导体装置及电子设备中。
[0420]
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0421]
(实施方式5)在本实施方式中,说明包括上述实施方式所说明的半导体装置的电子设备的一个例子。图20示出具有该半导体装置的电子构件4700包括在各电子设备中的情况。
[0422]
[移动电话机]图20所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括框体5510及显示部5511,作为输入接口在显示部5511中包括触摸面板,并且在框体5510上设置有按钮。
[0423]
另外,虽然在图20中未图示,但是信息终端5500包括存储装置、摄像装置等半导体装置。在此,通过将上述实施方式所说明的半导体装置应用于信息终端5500,可以降低存储装置、摄像装置、显示部5511等的功耗。此外,借助于低功耗,可以减少从电路发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0424]
[可穿戴终端]此外,图20示出可穿戴终端的一个例子的手表型信息终端5900。手表型信息终端5900包括框体5901、显示部5902、操作按钮5903、表把5904、表带5905等。
[0425]
与上述信息终端5500同样,通过将上述实施方式所说明的半导体装置应用于可穿戴终端,可以降低可穿戴终端所包括的存储装置、摄像装置、显示部5902等中的半导体装置等的功耗。
[0426]
[信息终端]另外,图20示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
[0427]
与上述信息终端5500同样,通过将上述实施方式所说明的半导体装置应用于台式
信息终端5300,可以降低台式信息终端5300所包括的半导体装置的功耗。
[0428]
注意,在上述例子中,图20示出智能手机、台式信息终端、可穿戴终端作为电子设备的例子,但是也可以应用智能手机、台式信息终端、可穿戴终端以外的信息终端。作为智能手机、台式信息终端、可穿戴终端以外的信息终端,例如可以举出pda(personal digital assistant:个人数码助理)、笔记本式信息终端、工作站等。
[0429]
[电器产品]此外,图20示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括框体5801、冷藏室门5802及冷冻室门5803等。
[0430]
通过将上述实施方式所说明的半导体装置应用于电冷藏冷冻箱5800,可以降低电冷藏冷冻箱5800的功耗。
[0431]
在上述例子中,作为电器产品说明电冷藏冷冻箱,但是作为其他电器产品,例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih(感应加热)炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0432]
[游戏机]此外,图20示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括框体5201、显示部5202、按钮5203等。
[0433]
此外,图20示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外,虽然在图20中未图示,但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触摸面板、控制杆、旋转式抓手、滑动式抓手等。此外,控制器7522不局限于图20所示的形状,也可以根据游戏的种类改变控制器7522的形状。例如,在fps(first person shooter,第一人称射击类游戏)等射击游戏中,作为扳机使用按钮,可以使用模仿枪的形状的控制器。此外,例如,在音乐游戏等中,可以使用模仿乐器、音乐器件等的形状的控制器。再者,固定式游戏机也可以设置照相机、深度传感器、麦克风等,由游戏玩者的手势及/或声音等操作以代替使用控制器操作。
[0434]
此外,上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
[0435]
通过将上述实施方式所说明的半导体装置用于便携式游戏机5200,可以实现低功耗的便携式游戏机5200。此外,借助于低功耗,可以减少从电路发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0436]
在图20中,作为游戏机的例子示出便携式游戏机,但是本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备,例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心、游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0437]
[移动体]上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
[0438]
图20示出作为移动体的一个例子的汽车5700。
[0439]
汽车5700的驾驶座位附近设置有能够表示速度表、转速计、行驶距离、加油量、排
档状态、空调的设定等的仪表板。此外,驾驶座位附近也可以设置有表示上述信息的显示装置。
[0440]
尤其是,通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上,可以补充被支柱等遮挡的视野、驾驶座位的死角等,从而可以提高安全性。也就是说,通过显示由设置在汽车5700外侧的摄像装置拍摄的影像,可以补充死角,从而可以提高安全性。
[0441]
上述实施方式所说明的半导体装置可以应用于上述仪表板、摄像装置等。因此,可以降低汽车5700所包括的仪表板、摄像装置等的功耗。此外,借助于低功耗,可以减少从电路发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0442]
虽然在上述例子中作为移动体的一个例子说明汽车,但是移动体不局限于汽车。例如,作为移动体,也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等,可以对这些移动体应用本发明的一个方式的半导体装置,以降低功耗。
[0443]
[照相机]上述实施方式所说明的半导体装置可以应用于照相机。
[0444]
图20示出摄像装置的一个例子的数码相机6240。数码相机6240包括框体6241、显示部6242、操作按钮6243、快门按钮6244等,并且安装有可装卸的透镜6246。在此,数码相机6240采用能够从框体6241拆卸下透镜6246的结构,但是透镜6246及框体6241被形成为一体。此外,数码相机6240还可以包括另外安装的闪光灯装置及取景器等。
[0445]
通过将上述实施方式所说明的半导体装置用于数码相机6240所包括的摄像装置,可以实现低功耗的数码相机6240。此外,借助于低功耗,可以减少从电路发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0446]
[视频摄像机]上述实施方式所说明的半导体装置可以应用于视频摄像机。
[0447]
图20示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一框体6301、第二框体6302、显示部6303、操作键6304、透镜6305、连接部6306等。操作键6304及透镜6305设置在第一框体6301上,显示部6303设置在第二框体6302上。第一框体6301与第二框体6302由连接部6306连接,第一框体6301与第二框体6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一框体6301与第二框体6302间的角度切换。
[0448]
与数码相机6240同样,视频摄像机6300包括摄像装置。因此,通过将上述实施方式所说明的半导体装置用于视频摄像机6300所包括的摄像装置,可以实现低功耗的视频摄像机6300。此外,借助于低功耗,可以减少从电路发热,由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0449]
注意,本实施方式可以与本说明书所示的其他实施方式适当地组合。[符号说明]
[0450]
am:存储部、tr1:晶体管、tr2:晶体管、tr3:晶体管、tr4:晶体管、tc1:晶体管、tcl:晶体管、c1:电容器、cl:电容器、fn:节点、ine:布线、bote:布线、vdhe:布线、vlse:布线、prce:布线、eve:布线、clpe:布线、val:布线、sa:层、sb:层、sc:结构体、100:电平转换器、100a:电平转换器、100b:电平转换器、100c:电平转换器、200:晶体管、211:衬底、212:衬底、
220:绝缘体、222:绝缘体、224:绝缘体、226:绝缘体、228:导电体、229:导电体、230:绝缘体、231:绝缘体、232:绝缘体、233:导电体、300:晶体管、311:衬底、312:衬底、313:半导体区域、314a:低电阻区域、314b:低电阻区域、315:绝缘体、316:导电体、320:绝缘体、322:绝缘体、324:绝缘体、326:绝缘体、328:导电体、330:导电体、341:绝缘体、342:导电体、350:绝缘体、352:绝缘体、354:绝缘体、356:导电体、360:绝缘体、362:绝缘体、364:绝缘体、366:导电体、370:绝缘体、372:绝缘体、374:绝缘体、376:导电体、380:绝缘体、382:绝缘体、384:绝缘体、386:导电体、402:绝缘体、404:绝缘体、500:晶体管、503:导电体、503a:导电体、503b:导电体、510:绝缘体、512:绝缘体、514:绝缘体、516:绝缘体、518:导电体、520:绝缘体、522:绝缘体、524:绝缘体、530:氧化物、530a:氧化物、530b:氧化物、530c:氧化物、530c1:氧化物、530c2:氧化物、540:导电体、540a:导电体、540b:导电体、542:导电体、542a:导电体、542b:导电体、543a:区域、543b:区域、544:绝缘体、546:导电体、548:导电体、550:绝缘体、552:绝缘体、560:导电体、560a:导电体、560b:导电体、574:绝缘体、580:绝缘体、581:绝缘体、582:绝缘体、586:绝缘体、600:电容元件、600a:电容元件、600b:电容元件、610:导电体、611:导电体、612:导电体、620:导电体、630:绝缘体、631:绝缘体、650:绝缘体、651:绝缘体、691:绝缘体、692:绝缘体、693:绝缘体、701:绝缘体、741:导电体、742:导电体、743:导电体、751:绝缘体、752:绝缘体、753:绝缘体、754:绝缘体、755:绝缘体、756:绝缘体、765a:层、765b:层、767a:层、767b:层、767c:层、767d:层、767e:层、771:遮光层、772:光学转换层、4510:封装衬底、4511:封装衬底、4520:玻璃盖板、4521:透镜盖、4530:粘合剂、4535:透镜、4540:凸块、4541:连接盘、4550:图像传感器芯片、4551:图像传感器芯片、4560:电极焊盘、4561:电极焊盘、4570:引线、4571:引线、4590:ic芯片、4700:电子构件、4702:印刷电路板、4704:安装衬底、4710:半导体装置、4711:模子、4712:连接盘、4713:电极焊盘、4714:引线、4730:电子构件、4731:插板、4732:封装衬底、4733:电极、4735:半导体装置、4800:半导体晶片、4800a:芯片、4801:晶片、4801a:晶片、4802:电路部、4803:空隙、4803a:空隙、5200:便携式游戏机、5201:框体、5202:显示部、5203:按钮、5300:台式信息终端、5301:主体、5302:显示器、5303:键盘、5500:信息终端、5510:框体、5511:显示部、5700:汽车、5800:电冷藏冷冻箱、5801:框体、5802:冷藏室门、5803:冷冻室门、5900:信息终端、5901:框体、5902:显示部、5903:操作按钮、5904:表把、5905:表带、6240:数码相机、6241:框体、6242:显示部、6243:操作按钮、6244:快门按钮、6246:透镜、6300:视频摄像机、6301:框体、6302:框体、6303:显示部、6304:操作键、6305:透镜、6306:连接部、7500:固定式游戏机、7520:主体、7522:控制器。
再多了解一些

本文用于企业家、创业者技术爱好者查询,结果仅供参考。

发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表

相关文献