显示装置、像素驱动电路及其驱动方法与流程

1.本公开涉及显示技术领域，尤其涉及一种显示装置、像素驱动电路及像素驱动电路的驱动方法。


背景技术：

2.随着经济的发展，显示装置在人们生活中得到了越来越广泛的应用。
3.显示装置包括多个发光单元以及与多个发光单元一一对应地连接的像素驱动电路。该像素驱动电路包括开关晶体管和比较器。该开关晶体管在导通时能够将一电流信号传输至发光单元，以驱动发光单元发光。该比较器用于控制开关晶体管的导通与截止。然而，该显示装置中各个发光单元显示亮度的均一性较差。


技术实现要素：

4.本公开的目的在于提供一种显示装置、像素驱动电路及像素驱动电路的驱动方法，能够提高各个发光单元显示亮度的均一性。
5.根据本公开的一个方面，提供一种像素驱动电路，包括：
6.时长控制模块，包括第一输出子电路、第二输出子电路、比较器、第一储能元件以及失调电压写入子电路；所述第一储能元件的第一端连接所述比较器的第一输入端，所述第一输出子电路连接所述第一储能元件的第二端，所述第二输出子电路连接所述比较器的第二输入端；所述失调电压写入子电路用于向所述第一储能元件中写入所述比较器的失调电压；其中，所述第一输出子电路和所述第二输出子电路中的一个输出时间信号，另一个输出基准电压信号，所述比较器用于根据所述时间信号和所述基准电压信号输出比较信号；
7.电流控制模块，用于输出电流信号；
8.输出模块，用于响应所述比较信号而导通，并根据所述电流信号控制发光单元的电流。
9.进一步地，所述比较器的第一输入端和第二输入端中一个为反相输入端，另一个为同相输入端，所述失调电压写入子电路包括：
10.第一开关元件，用于响应储能信号而导通，以连通所述比较器的输出端和所述比较器的反相输入端；
11.开关单元，用于响应储能信号而导通，以连通所述第一储能元件的第二端和所述比较器的第二输入端。
12.进一步地，所述像素驱动电路还包括：
13.复位模块，用于响应复位信号而导通，以对所述电流控制模块进行复位，所述储能信号和所述复位信号共用。
14.进一步地，所述开关单元包括：
15.第二开关元件，用于响应储能信号而导通，以将预设信号写入所述第一储能元件的第二端；
16.第三开关元件，用于响应储能信号而导通，以将所述预设信号写入所述比较器的第二输入端。
17.进一步地，所述第一输出子电路和所述第二输出子电路中输出时间信号的电路为时间信号写入子电路，所述时间信号写入子电路包括：
18.第二储能元件，所述第二储能元件的第一端接地，第二端为所述时间信号写入子电路的输出端；
19.第四开关元件，用于响应数据写入控制信号而导通，以将时间信号传输至所述第二储能元件的第二端。
20.进一步地，所述预设信号和所述时间信号共用。
21.进一步地，所述第一开关元件、所述第二开关元件和所述第三开关元件分别对应第一晶体管、第二晶体管和第三晶体管；
22.所述第一晶体管的控制端接收所述储能信号，第一端连接所述比较器的输出端，第二端连接所述比较器的反相输入端；
23.所述第二晶体管的控制端接收所述储能信号，第一端接收所述预设信号，第二端连接所述第一储能元件的第二端；
24.所述第三晶体管的控制端接收所述储能信号，第一端接收所述预设信号，第二端连接所述比较器的第二输入端。
25.进一步地，所述电流控制模块包括电流写入子电路和补偿子电路，所述补偿子电路连接所述电流写入子电路和所述输出模块，所述补偿子电路包括补偿晶体管、电流存储电容和驱动晶体管；
26.所述驱动晶体管的第一端连接所述电流写入子电路，所述驱动晶体管的第二端连接所述补偿晶体管的第一端，所述驱动晶体管的控制端和所述补偿晶体管的第二端均连接所述电流存储电容的第一端，所述补偿晶体管的控制端用于接收数据写入控制信号，所述电流存储电容的第二端接收第一电源信号。
27.进一步地，所述驱动晶体管的沟道区域宽长比大于3。
28.进一步地，所述像素驱动电路还包括：
29.工作控制模块，用于响应工作控制信号而导通，以将所述电流信号传输至所述输出模块。
30.进一步地，所述基准电压信号为斜坡信号、三角波信号、锯齿波信号、正弦波信号或者余弦波信号。
31.进一步地，所述像素驱动电路还包括：
32.复位模块，用于响应复位信号而导通，以对所述电流控制模块进行复位；
33.工作控制模块，用于响应工作控制信号而导通，以将所述电流信号传输至所述输出模块。
34.根据本公开的另一个方面，提供一种像素驱动电路的驱动方法，包括：
35.采用所述失调电压写入子电路向所述第一储能元件中写入所述比较器的失调电压；
36.使所述电流控制模块输出电流信号，并使所述第一输出子电路和所述第二输出子电路中的一个输出时间信号，另一个输出基准电压信号，所述比较器根据所述时间信号和
所述基准电压信号输出比较信号；
37.所述输出模块响应所述比较信号而导通，并根据所述电流信号控制发光单元的电流。
38.根据本公开的又一个方面，提供一种显示装置，包括上述任一项所述的像素驱动电路以及与所述像素驱动电路连接的发光单元。
39.本公开的显示装置、像素驱动电路及像素驱动电路的驱动方法，通过失调电压写入子电路向第一储能元件中写入比较器的失调电压。这样一来，在比较器的输出端输出比较信号时可以消除失调电压的影响，从而保证了各发光单元显示亮度的均一性。
附图说明
40.图1是相关技术中像素驱动电路的示意图。
41.图2是比较器在具有失调电压时的传输曲线的示意图。
42.图3是受到失调电压影响的比较器输出的方波信号的示意图。
43.图4是受到失调电压影响的比较器输出的方波信号的又一示意图。
44.图5是本公开实施方式的像素驱动电路的示意图。
45.图6是本公开实施方式的像素驱动电路的另一示意图。
46.图7是本公开实施方式的像素驱动电路的又一示意图。
47.图8是图7所示像素驱动电路的工作时序图。
48.图9-11示意性示出本公开实施方式中像素驱动电路在不同阶段的等效电路图。
49.图12是图7所示的像素驱动电路的另一工作时序图。
50.图13是图7所示的电路结构的具体结构图。
51.图14是本公开实施方式的像素驱动电路中的比较器的传输曲线的示意图。
52.附图标记说明
53.开关晶体管 t0
54.发光单元 l0
55.时长控制模块 1
56.第一输出子电路 100
57.电压写入晶体管 t8
58.基准电压信号 vramp_t
59.第二输出子电路 101
60.第二储能元件 c2
61.第四开关元件 t4
62.第一储能元件 c1
63.储能信号 s
64.时间信号 vdata_t
65.失调电压写入子电路 102
66.第一开关元件 t1
67.开关单元 tc
68.第二开关元件 t2
69.第三开关元件 t3
70.比较器 a1
71.电流控制模块 2
72.电流写入子电路 201
73.电流写入晶体管 t9
74.补偿子电路 202
75.电流存储电容 c3
76.补偿晶体管 t10
77.驱动晶体管 t11
78.数据写入控制信号 gate
79.输出模块 3
80.输出晶体管 t12
81.复位晶体管 t13
82.复位信号 rst
83.参考信号 vint
84.第五晶体管 t5
85.第六晶体管 t6
86.第七晶体管 t7
87.工作控制信号 em
具体实施方式
88.这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
89.在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
90.相关技术中，如图1所示，像素驱动电路包括比较器a1、电流控制模块2、开关晶体管t0以及发光单元l0。该开关晶体管t0的第一端连接电流控制模块2，第二端连接发光单元
l0，控制端连接比较器a1的输出端。在开关晶体管t0导通时，电流控制模块2向发光单元l0输出电流，以使发光单元l0发光；在开关晶体管t0截止时，发光单元l0熄灭。该比较器a1的输出端能够产生方波信号，以控制开关晶体管t0的导通和截止，进而可以控制发光单元l0的发光时长。
91.由于制备工艺的限制，导致比较器a1具有失调电压。该失调电压为比较器a1的输入失调电压。在理想状态下，当比较器a1的两个输入端电压相同时，输出端电压为0v，然而，对于实际状态的比较器a1，由于存在失调电压，导致其输出端电压并不为0v。为了使实际状态的比较器a1的输出端电压为0v，需要在两个输入端之间存在直流电压差，该直流电压差即为比较器a1的失调电压。比较器a1在具有失调电压时的传输曲线如图2所示，其中，vos代表失调电压，va和vb分别代表比较器a1输入端的信号，vih代表输出达到上限所需要的输入电压，vil代表输出达到下限所需要的输入电压，voh代表输出最大值，vol代表输出最小值，横坐标(va-vb)代表比较器a1输入端va与比较器a1输入端vb之间的差值，纵坐标vo代表输出端的电位，可以看出，当两个输入端的信号之差等于失调电压vos时，输出才会发生改变。可知，比较器a1的失调电压会影响比较器a1输出的方波信号，具体如图3所示，其中，va和vb分别代表比较器a1输入端的信号，且vb为斜坡信号，vr为斜坡信号的电压幅值，对应的时间是tem，vo1和vo2分别对应失调电压为vos1和vos2时的输出信号，可知，即使比较器a1的输入电压相同，但是当有失调电压时，输出的方波信号的低电平时长和高电平时长均相差了tos。同时，由图3可知，失调电压之差与时长之差的关系式为：
92.tos＝(vos2-vos1)tem/vr93.其中，vos1小于零。可知，失调电压之差与时长之差成正比。
94.发光单元l0的亮度均一性公式为：
[0095][0096]
其中，unif.用于表示亮度均一性，lmin是白画面下显示装置的最低亮度，lmax是最高亮度。对于电流驱动型发光单元l0，当电流一定时，亮度和发光时间成正比，因此，上述的亮度均一性公式可以进行如下转换：
[0097][0098]
其中，tmin是白画面下显示装置的最短发光时间，tmax是最长发光时间。
[0099]
如图4所示，vo3对应失调电压为vos3时的输出信号，vo4对应失调电压为0时的输出信号，vm等于(va-vb)的最大值。以开关晶体管t0为n型晶体管为例，该开关晶体管t0在高电平时导通。若开关晶体管t0输出的方波信号中高电平时长的值在比较器a1的失调电压为vos3时最大，在比较器a1的失调电压为0时最小，则上述亮度均一性公式可以转换为：
[0100]
unif.＝vm/(vm-vos3)
[0101]
其中，vos3为负数。可知，失调电压会影响显示装置的亮度均一性。
[0102]
为了解决上述问题，本公开实施方式提供一种像素驱动电路，用于驱动显示装置发光。如图5和图6所示，该像素驱动电路可以包括时长控制模块1、电流控制模块2以及输出模块3，其中：
[0103]
该时长控制模块1包括比较器a1、第一储能元件c1、失调电压写入子电路102、第一输出子电路100以及第二输出子电路101。该第一储能元件c1的第一端连接比较器a1的第一
输入端。该第一输出子电路100连接第一储能元件c1的第二端，该第二输出子电路101连接比较器a1的第二输入端。该比较器a1的第一输入端和比较器a1的第二输入端中一个为反相输入端，另一个为同相输入端。该失调电压写入子电路102用于向第一储能元件c1中写入比较器a1的失调电压。该第一输出子电路100和第二输出子电路101中的一个输出时间信号vdata_t，另一个输出基准电压信号vramp_t。该比较器a1用于根据时间信号vdata_t和基准电压信号vramp_t输出比较信号。该电流控制模块2用于输出电流信号。该输出模块3用于响应比较信号而导通，并根据电流信号控制发光单元l0的电流。
[0104]
本公开实施方式的像素驱动电路，通过失调电压写入子电路102向第一储能元件c1中写入比较器a1的失调电压。这样一来，在比较器a1的输出端输出比较信号时可以消除失调电压的影响，从而保证了各发光单元l0显示亮度的均一性。
[0105]
下面对本公开实施方式的像素驱动电路的各部分进行详细说明：
[0106]
如图5和图6所示，该时长控制模块1包括比较器a1、第一储能元件c1、失调电压写入子电路102、第一输出子电路100以及第二输出子电路101，其中：
[0107]
该比较器a1用于根据同相输入端接收的信号和反相输入端接收的信号输出比较信号。当比较器a1的同相输入端的电压大于反相输入端的电压时，比较器a1的输出端可以输出高电平；当比较器a1的同相输输入端的电压小于反相输入端的电压时，比较器a1的输出端可以输出低电平。
[0108]
该第一储能元件c1的第一端可以连接比较器a1的反相输入端，即该第一输入端为比较器a1的反相输入端。当然，本公开也可以是第一储能元件c1的第一端连接比较器a1的同相输入端，即该第一输入端为比较器a1的同相输入端。该第一储能元件c1可以为储能电容。
[0109]
该失调电压写入子电路102可以包括第一开关元件t1和开关单元tc。该第一开关元件t1用于响应储能信号s而导通，以连通比较器a1的输出端和比较器a1的反相输入端，从而在比较器a1中引入了负反馈。该开关单元tc用于响应储能信号s而导通，以连通比较器a1的第二输入端与第一储能元件c1的第二端。该储能信号s可以由储能信号线提供。
[0110]
如图5所示，以第一储能元件c1的第一端连接比较器a1的反相输入端为例，该第一储能元件c1的第二端与比较器a1的同相输入端通过开关单元tc连接，从而在第一开关元件t1和开关单元tc均导通时，第一储能元件c1的第一端的电位等于比较器a1的反相输入端的电位，第一储能元件c1的第二端的电位等于比较器a1的同相输入端的电位，进而使第一储能元件c1的第二端到第一端的电势差为比较器a1的失调电压，且由于第一输出子电路100连接第一储能元件c1的第二端，第二输出子电路101连接比较器a1的同相输入端，从而消除了失调电压的影响，其具体传输曲线如图14所示。
[0111]
如图6所示，以第一储能元件c1的第一端连接比较器a1的同相输入端为例，该第一储能元件c1的第二端与比较器a1的反相输入端通过开关单元tc连接，从而在第一开关元件t1和开关单元tc均导通时，第一储能元件c1的第一端的电位等于比较器a1的同相输入端的电位，第一储能元件c1的第二端的电位等于比较器a1的反相输入端的电位，进而使第一储能元件c1的第一端到第二端的电势差为比较器a1的失调电压，且由于第一输出子电路100连接比较器a1的反相输入端，第二输出子电路101连接第一储能元件c1的第二端，从而消除了失调电压的影响。
[0112]
如图7所示，上述第一开关元件t1可以为第一晶体管。该第一晶体管的第一端连接比较器a1的输出端，该第一晶体管的控制端接收储能信号s，第二端连接比较器a1的反相输入端。上述开关单元tc可以包括第二开关元件t2和第三开关元件t3。该第二开关元件t2用于响应储能信号s而导通，以将预设信号写入第一储能元件c1的第二端。该预设信号可以由预设信号线提供。该第三开关元件t3用于响应储能信号s而导通，以将预设信号写入比较器a1的第二输入端。该第二开关元件t2可以为第二晶体管。该第二晶体管的控制端接收储能信号s，第一端接收预设信号，第二端连接第一储能元件c1的第二端。该第三开关元件t3可以为第三晶体管。该第三晶体管的控制端接收储能信号s，第一端接收预设信号，第二端连接比较器a1的第二输入端。图13为图7所示的电路结构的另一种表达方式，其中，给出了比较器a1的具体结构。
[0113]
如图5和图6所示，该第一输出子电路100和第二输出子电路101中的一个为基准电压写入子电路，另一个为时间信号写入子电路。该基准电压写入子电路可以输出基准电压信号vramp_t，该时间信号写入子电路可以输出时间信号vdata_t。该比较器a1用于根据时间信号vdata_t和基准电压信号vramp_t输出比较信号。在一实施方式中，该第一输出子电路100为基准电压写入子电路，该第二输出子电路101为时间信号写入子电路，基于此，当时间信号vdata_t的电压大于基准电压信号vramp_t的电压时，比较器a1输出的比较信号为高电平，当时间信号vdata_t的电压小于基准电压信号vramp_t的电压时，比较器a1输出的比较信号为低电平。在另一实施方式中，该第一输出子电路100为时间信号写入子电路，该第二输出子电路101为基准电压写入子电路，基于此，当时间信号vdata_t的电压大于基准电压信号vramp_t的电压时，比较器a1输出的比较信号为低电平，当时间信号vdata_t的电压小于基准电压信号vramp_t的电压时，比较器a1输出的比较信号为高电平。
[0114]
如图7所示，该基准电压写入子电路可以包括电压写入晶体管t8。该电压写入晶体管t8的第一端接收基准电压信号vramp_t，第二端为基准电压写入子电路的输出端，控制端接收工作控制信号em。该基准电压信号vramp_t可以由基准电压信号线提供。该基准电压信号vramp_t可以为斜坡信号或三角波信号，但本公开不限于此，还可以为锯齿波信号、正弦波信号、余弦波信号等。该工作控制信号em可以由工作控制信号线提供。
[0115]
如图7所示，该时间信号写入子电路可以包括第二储能元件c2和第四开关元件t4。该第二储能元件c2的第一端接地，第二端为时间信号写入子电路的输出端。该第二储能元件c2可以为储能电容。该第四开关元件t4用于响应数据写入控制信号gate而导通，以将时间信号vdata_t传输至第二储能元件c2的第二端。该数据写入控制信号gate可以由数据写入控制信号gate线提供。该时间信号vdata_t可以由时间信号线提供。上述的预设信号可以与时间信号vdata_t共用，也就是说，预设信号和时间信号vdata_t是同一信号，可以减少布线数量，简化电路结构。该第四开关元件t4可以为第四晶体管。该第四晶体管的第一端接收时间信号vdata_t，第二端连接第二储能元件c2的第二端，控制端接收数据写入控制信号gate。
[0116]
如图7所示，该电流控制模块2用于输出电流信号。该电流控制模块2可以包括电流写入子电路201和补偿子电路202，其中：
[0117]
该电路写入电路可以包括电流写入晶体管t9。该电流写入晶体管t9的控制端接收数据写入控制信号gate，第一端接收电流信号。该电流信号可以由电流信号线提供。
[0118]
该补偿子电路202可以连接电流写入子电路201。该补偿子电路202可以包括驱动晶体管t11、电流存储电容c3和补偿晶体管t10。该驱动晶体管t11的第一端连接电流写入子电路201，以使补偿子电路202连接电流写入子电路201。以电流写入子电路201包括电流写入晶体管t9为例，该驱动晶体管t11的第一端连接电流写入晶体管t9的第二端。该驱动晶体管t11的控制端连接电流存储电容c3的第一端。该补偿晶体管t10的第一端连接驱动晶体管t11的第二端，该补偿晶体管t10的第二端连接电流存储电容c3的第一端，该补偿晶体管t10的控制端接收数据写入控制信号gate。该电流存储电容c3的第二端接收第一电源信号。
[0119]
如图7所示，该输出模块3与时长控制模块1以及电流控制模块2均连接。其中，该输出模块3与时长控制模块1中比较器a1的输出端连接，以接收比较器a1输出的比较信号。该输出模块3与电流控制模块2中驱动晶体管t11的第二端连接，以接收驱动晶体管t11的第二端输出的电流信号。该比较器a1用于响应比较信号而导通，并根据电流信号控制发光单元l0的电流。该输出模块3可以包括输出晶体管t12。该输出晶体管t12的第一端连接驱动晶体管t11的第二端，该输出晶体管t12的第二端连接发光单元l0，该输出晶体管t12的控制端连接比较器a1的输出端。其中，该输出晶体管t12的第二端可以连接发光单元l0的第一极，该发光单元l0的第二极接收第二电源信号。该发光单元l0为电流驱动型发光单元，由流经驱动晶体管t11的电流控制其进行发光，例如：微型发光二极管(micro led)、迷你发光二极管(mini led)或有机电致发光二极管oled。
[0120]
如图7所示，本公开实施方式的像素驱动电路还可以包括复位模块。该复位模块用于响应复位信号rst而导通，以对电流控制模块2进行复位。该复位模块可以包括复位晶体管t13。该复位晶体管t13的第一端接收参考信号vint，控制端接收复位信号rst，第二端连接电流控制模块2。其中，复位晶体管t13的第二端连接于电流控制模块2中电流存储电容c3的第一端。该参考信号vint可以由参考信号v线提供。该复位信号rst可以由复位信号线提供。上述的储能信号s可以与复位信号rst共用，也就是说，储能信号s和复位信号rst是同一信号，可以减少布线数量，简化电路结构。
[0121]
如图7所示，本公开实施方式的像素驱动电路还可以包括工作控制模块。该工作控制模块用于响应工作控制信号em而导通，以将电流信号传输至输出模块3。该工作控制模块可以包括第五晶体管t5、第六晶体管t6和第七晶体管t7。第五晶体管t5的控制端、第六晶体管t6的控制端以及第七晶体管t7的控制端均接收工作控制信号em。
[0122]
如图7所示，该第五晶体管t5的第一端连接电流控制模块2，第二端连接输出模块3。具体地，该第五晶体管t5的第一端连接驱动晶体管t11的第二端，该第五晶体管t5的第二端连接输出晶体管t12的第一端。通过设置第五晶体管t5，可保证电流控制模块2和输出模块3的相对独立，避免两者的相互影响。该第六晶体管t6的第一端接收第一电源信号，第二端连接驱动晶体管t11的第一端。通过设置第六晶体管t6，可对驱动晶体管t11提供电压。第七晶体管t7的第一端连接输出模块3，第二端连接发光单元l0的第一极。
[0123]
上述所有晶体管可以均为n型薄膜晶体管，但本公开不限于此，上述所有晶体管还可以均为p型薄膜晶体管。
[0124]
下面结合图8所示的像素电路的工作时序图对图7中的像素电路的工作过程加以详细的说明，以上述所有晶体管均为p型薄膜晶体管为例，所有晶体管的导通电平均为低电平。第一电源信号vdd1为高电平信号，第二电源信号vss1为低电平信号。该工作时序图绘示
了基准电压信号vramp_t、复位信号rst、数据写入控制信号gate以及工作控制信号em在三个时段的电平状态。其中，图8为一行像素的像素驱动电路在一个帧周期内的信号时序图，图12为多行像素的像素驱动电路在一个帧周期内的信号时序图。假设本公开的显示装置包括n行像素，每行像素包括多个发光单元，第1行像素中的多个发光单元共用复位信号rst1，第1行像素中的多个发光单元共用写入控制信号gate1，第n行像素中的多个发光单元共用复位信号rstn，第n行像素中的多个发光单元共用写入控制信号gaten，n行像素中的所有发光单元共用工作控制信号em和基准电压信号vramp_t，其中，n大于1；此外，输入至第2行像素的复位信号rst2可以与输入至第1行像素的写入控制信号gate1共用，输入至第n行像素的复位信号rstn可以与输入至第(n-1)行像素的写入控制信号共用。
[0125]
如图8和图9所示，在复位阶段s1中，有且仅有复位信号rst为低电平，第一开关元件t1、第二开关元件t2、第三开关元件t3以及复位晶体管t13均导通，其余晶体管截止；比较器a1的输出端和反相输入端连通，时间信号vdata_t分别写入第一节点和第二节点，从而使第一储能元件c1的第一端的电位等于比较器a1的反相输入端的电位，使第一储能元件c1的第二端的电位等于比较器a1的同相输入端的电位，进而使第一储能元件c1的第二端到第一端的电势差为比较器a1的失调电压；同时，复位晶体管t13对电流存储电容c3进行初始化，使得电流存储电容c3两端的电位分别为第一电源信号vdd1和复位信号rst。需要说明的是，复位信号rst可以为低电位的电压，例如接地。
[0126]
如图8和图10所示，在数据写入阶段s2中，有且仅有数据写入控制信号gate为低电平，电流写入晶体管t9、补偿晶体管t10以及第四开关元件t4均导通，其余晶体管截止；时间信号vdata_t通过第四开关元件t4写入，时间信号vdata_t写入第二储能元件c2进行存储和保持；通过预先设置复位信号rst的电位的值，可以使驱动晶体管t11控制端的电位与第一端的电位的差小于阈值电压vth，以使驱动晶体管t11也处于导通状态。电流信号vdata_i通过电流写入晶体管t9写入驱动晶体管t11的控制端，在驱动晶体管t11控制端的电位变为(vdata_i vth)时，驱动晶体管t11截止，驱动晶体管t11控制端的电位(vdata_i vth)由电流存储电容c3进行存储和保持。
[0127]
如图8和图11所示，在发光阶段s3中，有且仅有工作控制信号em为低电平，驱动晶体管t11、电压写入晶体管t8、第五晶体管t5、第六晶体管t6和第七晶体管t7均导通。驱动晶体管t11产生施加于发光单元l0上工作电流为：
[0128][0129]
其中，μ为电子迁移率、cox为栅氧化层电容、vgs为驱动晶体管t11控制端相对于第一端的电压、为驱动晶体管t11的沟道区域宽长比。可知，工作电流的大小与驱动晶体管t11的阈值电压vth无关，从而消除了阈值电压对工作电流的影响。驱动晶体管t11产生的电流须使待发光单元l0工作在高电流密度区域，避免主波峰随着电流密度的变化而漂移，以及低电流密度下亮度均一性较差等问题。通过实验得知，当驱动晶体管t11和t4的沟道区域宽长比大于3时，便可避免上述问题，保证待驱动元件20显示的亮度的均一性处于较佳范围。在本实施方式中，驱动晶体管t11的沟道区域宽长比为4，当然，该驱动晶体管t11的沟道
区域宽长比还可以为5、6、7、8、9.1等等任意的大于3的数值。在时长控制模块1中，比较器a12的反相输入端输入基准电压信号vramp_t，比较器a1的同相输入端输入存储于第二储能元件c2中的时间信号vdata_t。当基准电压信号vramp_t＜时间信号vdata_t时，比较器a1的输出端输出高电平vdd2，此时，输出晶体管t12截止，发光单元l0不发光；当基准电压信号vramp_t＞时间信号vdata_t时，比较器a1的输出端输出低电平vss2，此时，输出晶体管t12导通，发光单元l0发光。
[0130]
本公开实施方式还提供了一种像素驱动电路的驱动方法，用于驱动上述实施方式所述的像素驱动电路。该像素驱动电路的驱动方法可以包括：采用失调电压写入子电路102向第一储能元件c1中写入比较器a1的失调电压；使电流控制模块2输出电流信号，并使第一输出子电路100和第二输出子电路101中的一个输出时间信号vdata_t，另一个输出基准电压信号vramp_t，比较器a1根据时间信号vdata_t和基准电压信号vramp_t输出比较信号；输出模块3响应比较信号而导通，并根据电流信号控制发光单元l0的电流。由于本公开实施方式的驱动方法所驱动的像素驱动电路同上述实施方式中的像素驱动电路相同，因此，其具有相同的有益效果，在此不再赘述。
[0131]
本公开实施方式还提供一种显示装置。该显示装置可以包括上述任一项所述的像素驱动电路以及与像素驱动电路连接的发光单元。该显示装置可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于本公开实施方式的显示装置中的像素驱动电路同上述实施方式中的像素驱动电路相同，因此，其具有相同的有益效果，在此不再赘述。
[0132]
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。