编码方法及装置、译码方法及装置与流程

本技术涉及通信，尤其是涉及编码方法及装置、译码方法及装置。

背景技术：

1、通信系统中，可以采用极化(polar)码的方式对长度为k的信息比特序列进行极化编码。示例性的，发送端装置可以根据长度为n的可靠度序列将信息比特序列放置在n个位置中最可靠的k个位置，以构造长度为n的待编码比特序列；进而可以对长度为n的待编码比特序列进行极化编码，得到长度为n的编码比特序列，k和n均为正整数。

2、但是，在n较大的情况下，构造对应的可靠度排序的复杂度较高。因此，如何在极化编码时简化可靠度序列的确定成为亟待解决的问题。

技术实现思路

1、本技术提供一种编码方法及装置、译码方法及装置，能够在简化可靠度序列的确定，从而可以降低极化编码的实现复杂度。

2、第一方面，本技术提供一种编码方法，该方法可以由发送端装置执行，在并不特殊说明的情况下，本技术中的“发送端装置”既可以指发送端设备，也可以是用于发送端设备的组件(例如，处理器、负责编码功能的电路或芯片(如调制解调(modem)芯片，又称基带(baseband)芯片，或包含调制解调核的片上系统(system on chip，soc)芯片或系统级封装(systemin package，sip)芯片等)等)，或者也可以是能实现全部或部分发送端设备功能的逻辑模块或软件。其中，用于发送端设备的组件可以在发送端设备中，或可以独立于发送端设备。

3、该方法包括：根据长度为k的信息比特序列和m个第一位置集合，确定长度为n的待编码比特序列；对待编码比特序列进行极化编码，得到长度为n的编码比特序列；输出编码比特序列。

4、其中，k为正整数，n为2的正整数次幂；m个第一位置集合中的第m个第一位置集合中的位置承载信息比特序列中的km个信息比特；m＝0,1,…,m-1，m为大于1的整数，第m个第一位置集合包括n个位置中除第二位置集合以外的位置中的一个或多个位置；m个第一位置集合与z个可靠度序列关联，z为大于1且小于或等于m的整数；可靠度序列中的比特索引是按照可靠度排序的；z个可靠度序列中存在至少两个可靠度序列的长度相同但排序不同；第二位置集合包括速率匹配比特位置。

5、第一方面的方法中，相较于在n个位置中确定k个位置以承载信息比特序列，本技术中，发送端装置可以确定m个第一位置集合，在m个第一位置集合中的第m个第一位置集合中确定km个位置以承载信息比特，由于m个第一位置集合中任一第一位置集合所包括的位置的数量小于n，可以降低所需可靠度序列的设计复杂度，从而可以降低极化编码的实现复杂度。

6、另外，m个第一位置集合可以与z个可靠度序列关联。一方面，z个可靠度序列中存在至少两个可靠度序列的长度相同且比特索引的排序不同，可以使得m个第一位置集合中存在至少两个第一位置集合关联的可靠度序列中比特索引的排序不同，从而可以使得所确定的用于承载信息比特的位置对应的可靠度较高(或者可以理解为，可以使得n个位置中可靠度较高的位置承载信息比特)，可以提升纠错性能。另一方面，m个第一位置集合可以与z个可靠度序列关联，由于m个第一位置集合中任一第一位置集合所包括的位置的数量小于n，与m个第一位置集合关联的z个可靠度序列中任一可靠度序列的长度可以小于n，可以降低所需可靠度序列的设计复杂度，从而降低极化编码的实现复杂度。

7、第二方面，本技术提供一种译码方法，该方法可以由接收端装置执行，在并不特殊说明的情况下，本技术中的“接收端装置”既可以指接收端设备，也可以是用于接收端设备中的组件(例如，处理器、负责编码功能的电路或芯片(如调制解调芯片，又称基带芯片，或包含调制解调核的片上系统芯片或系统级封装芯片等)等)，或者也可以是能实现全部或部分接收端设备功能的逻辑模块或软件。其中，用于接收端设备的组件可以在接收端设备中，或可以独立于接收端设备。

8、该方法包括：接收待译码信息；待译码信息对应的编码比特序列的长度为n，n为2的正整数次幂；根据m个第一位置集合，对待译码信息进行极化译码，得到译码结果。

9、其中，m个第一位置集合中的第m个第一位置集合中的位置承载长度为k的信息比特序列中的km个信息比特；m＝0,1,…,m-1，m为大于1的整数，k为正整数；第m个第一位置集合包括n个位置中除第二位置集合以外的位置中的一个或多个位置；m个第一位置集合与z个可靠度序列关联，z为大于1且小于或等于m的整数；可靠度序列中的比特索引是按照可靠度排序的；z个可靠度序列中存在至少两个可靠度序列的长度相同但排序不同；第二位置集合包括速率匹配比特位置。

10、第二方面的方法中，相较于在n个位置中确定k个位置以承载信息比特序列，本技术中，接收端装置可以确定m个第一位置集合，在m个第一位置集合中的第m个第一位置集合中确定km个位置以承载信息比特，由于m个第一位置集合中任一第一位置集合所包括的位置的数量小于n，可以降低所需可靠度序列的设计复杂，从而可以降低译码的实现复杂度。

11、另外，m个第一位置集合可以与z个可靠度序列关联。z个可靠度序列中存在至少两个可靠度序列的长度相同且比特索引的排序不同，可以使得m个第一位置集合中存在至少两个第一位置集合关联的可靠度序列中比特索引的排序不同，从而可以使得所确定的用于承载信息比特的位置对应的可靠度较高(或者可以理解为，可以使得n个位置中可靠度较高的位置承载信息比特)，可以提升纠错性能。

12、结合第一方面或第二方面，一种可能的实现，第m个第一位置集合中的最可靠度的km个位置承载km个信息比特。

13、基于该可能的实现，可以基于z个可靠度序列确定m个第一位置集合所包括的位置对应的可靠度，可以将m个第一位置集合中第m个第一位置集合中最可靠度的km个位置确定为信息比特位置，可以尽可能使得长度为k的信息比特序列位于n个位置中可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

14、结合第一方面或第二方面，一种可能的实现，第二位置集合还包括额外的比特位置。

15、其中，额外的比特位置可以为n个位置中除速率匹配比特位置和信息比特位置以外的位置。

16、其中，第一位置集合所包括的位置可以称为预冻结的比特位置。

17、基于该可能的实现，m个第一位置集合可以包括n个位置中除速率匹配比特位置和额外的比特位置以外的位置，即，m个第一位置集合中排除了速率匹配比特位置以及可能受速率匹配影响的额外的比特位置，可以直接在m个第一位置集合中的第m个第一位置集合中确定承载信息比特的位置，可以提升传输性能。

18、结合第一方面或第二方面，一种可能的实现，z个可靠度序列的长度之和小于或等于n。

19、基于该可能的实现，可以提升z个可靠度序列的长度之和的取值范围，从而可以提升确定z个可靠度序列的灵活性和多样化。另外，可以基于实际通信场景或通信情况灵活确定z个可靠度序列，可以使得所确定的z个可靠度序列更好的满足通信需求，从而可以提升通信性能。

20、结合第一方面或第二方面，一种可能的实现，n个位置中的第j个位置对应的可靠度序列根据第一对应关系确定，第一预设关系包括多个可靠度序列、以及每个可靠度序列对应的位置在n个位置中的序号，j＝0,1,…,n-1。

21、基于该可能的实现，m个第一位置集合中的第m个第一位置集合可以包括n个位置中的部分位置，可以根据第一对应关系，确定第m个第一位置集合对应的可靠度序列，从而可以确定第m个第一位置集合所包括的位置对应的可靠度，可以简化确定m个第一位置集合所包括的位置对应的可靠度的实现，从而可以简化极化编码的实现。

22、结合第一方面或第二方面，一种可能的实现，z个可靠度序列是通过下述一种或多种方式得到的：协议预定义、对极化码子信道通过高斯近似或密度进化等方法计算可靠度并排序、对极化码子信道的错误概率进行性能仿真、或根据极化码性能进行计算机搜索。

23、基于该可能的实现，提供了多种方式确定z个可靠度序列，可以提升确定z个可靠度序列的灵活性和多样化。

24、结合第一方面或第二方面，一种可能的实现，z个可靠度序列中任一可靠度序列的长度为下述任一种：256、512、1024或2048。

25、基于该可能的实现，为z个可靠度序列中任一可靠度序列的长度的取值提供几种可行性方案，可以提升确定z个可靠度序列的灵活性和多样化。另外，z个可靠度序列中任一可靠度序列的长度可以小于或等于2048，可以小于n，通过z个可靠度序列确定m个第一位置集合所包括的位置对应的可靠度，可以简化实现。

26、结合第一方面或第二方面，一种可能的实现，z个可靠度序列中的第一可靠度序列的长度为1024，z个可靠度序列中除第一可靠度序列以外的任一可靠度序列的长度为下述任一种：256、512、1024或2048。

27、基于该可能的实现，可以使得z个可靠度序列中存在一个可靠度序列的长度为1024，可以直接采用下表1所示的可靠度序列实现极化编码和译码，可以保持前向兼容，从而可以简化极化编码和译码的实现。

28、结合第一方面或第二方面，一种可能的实现，m个第一位置集合中任一第一位置集合中的位置对应的可靠度与z个可靠度序列中的一个可靠度序列关联。

29、基于该可能的实现，可以使得z个可靠度序列确定m个第一位置集合所包括的位置对应的可靠度，由于m个第一位置集合中任一第一位置集合所包括的位置的数量小于n，与m个第一位置集合关联的z个可靠度序列中任一可靠度序列的长度可以小于n，可以降低所需可靠度序列的设计复杂，从而可以降低编码和译码的实现复杂度。

30、结合第一方面或第二方面，一种可能的实现，m个第一位置集合中的第t1个第一位置集合关联的可靠度序列中比特索引的排序，与第t2个第一位置集合关联的可靠度序列中比特索引的排序不同；t1为0至m-1中的一个整数，t2为0至m-1中的一个整数，t1不等于t2。或者，m个第一位置集合中的第t3个第一位置集合关联的可靠度序列中比特索引的排序，与第t4个第一位置集合关联的可靠度序列中比特索引的排序相同；t3为0至m-1中的一个整数，t4为0至m-1中的一个整数，t3不等于t4。

31、基于该可能的实现，m个第一位置集合中存在至少两个第一位置集合关联的可靠度序列中的比特索引的排序可以相同，也可以不同。在至少两个第一位置集合关联的可靠度序列中的比特索引的排序相同的情况下，可以简化确定z个可靠度序列的实现，从而可以降低编码和译码的实现复杂度。在至少两个第一位置集合关联的可靠度序列中的比特索引的排序不同的情况下，可以更准确的确定至少两个第一位置集合所包括的位置对应的可靠度，可以提升纠错性能，从而可以提升编码性能和译码性能。

32、结合第一方面或第二方面，一种可能的实现，m个第一位置集合中存在b个第一位置集合所包括的位置的数量不为2的正整数次幂，其余m-b个第一位置集合中任一第一位置集合所包括的位置的数量为2的正整数次幂，b小于或等于2。

33、基于该可能的实现，可以使得m个第一位置集合中存在至多两个第一位置集合所包括的位置的数量不为2的正整数次幂，可以增加系统设计灵活性，简化极化编码和译码的实现。

34、结合第一方面或第二方面，一种可能的实现，n个位置中存在m个第三位置集合，m个第三位置集合中的第m个第三位置集合包括n个位置中序号连续的多个位置，第m个第三位置集合所包括的位置的数量为2的正整数次幂；第m个第三位置集合所包括的位置的数量，与z个可靠度序列中的一个可靠度序列的长度相同；第m个第一位置集合为第m个第三位置集合；或者，第m个第一位置集合包括第m个第三位置集合中除第二位置集合以外的位置。

35、基于该可能的实现，可以基于n个位置确定m个第三位置集合，m个第三位置集合中的第m个第三位置集合可以包括第m个第一位置集合，由于第m个第三位置集合所包括的位置的数量为2的正整数次幂，且任一可靠度序列的长度为2的正整数次幂，可以通过可靠度序列确定第m个第三位置集合所包括的位置对应的可靠度，进而可以确定第m个第一位置集合对应的可靠度。

36、结合第一方面或第二方面，一种可能的实现，m个第三位置集合中存在一第三位置集合所包括的位置的数量为1024，其余m-1个第三位置集合中任一第三位置集合所包括的位置的数量为下述任一种：256、512或1024。

37、基于该可能的实现，可以使得m个第三位置集合中存在一个第三位置集合所包括的位置的数量为1024，可以直接通过下表1所示的可靠度序列确定该第三位置集合所包括的位置对应的可靠度，可以保持前向兼容，从而可以简化极化编码和译码的实现。

38、结合第一方面或第二方面，一种可能的实现，m个第三位置集合所包括的位置为n’个位置，n’个位置中的第i个位置对应的第三位置集合根据第二对应关系确定，第二对应关系包括多个第三位置集合的序号、以及每个第三位置集合所包括的位置在n’个位置中的序号，i＝0,1,…,n’-1。

39、基于该可能的实现，可以根据第二对应关系，确定m个第三位置集合中任一第三位置集合所包括的位置，可以简化确定m个第三位置集合的实现，从而可以简化极化编码的实现。

40、结合第一方面或第二方面，一种可能的实现，m个第三位置集合包括n个位置；或者，m个第三位置集合包括n个位置中除至少一个第四位置集合以外的位置，每个第四位置集合包括的位置是连续的多个速率匹配比特位置，至少一个第四位置集合所包括的位置的数量总和小于或等于(n-e)，e为速率匹配后的长度。

41、基于该可能的实现，在m个第三位置集合包括n个位置的情况下，可以将n个位置划分为m个第三位置集合，可以简化确定m个第三位置集合的实现，从而可以简化极化编码的实现。或者，在m个第三位置集合包括n个位置中除至少一个第四位置集合以外的位置的情况下，m个第三位置集合可以包括较少的速率匹配比特位置，由于第m个第三位置集合包括第m个第一位置集合，可以使得m个第一位置集合尽可能接近于母码，简化信息比特位置的确定；同时可以使信息比特承载于可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

42、结合第一方面或第二方面，一种可能的实现，在速率匹配比特位置为n个位置中的第0个位置至第(n-e-1)个位置的情况下，m个第三位置集合中的第1个第三位置集合至第m-1个第三位置集合不包括速率匹配比特位置；或者，在速率匹配比特位置为n个位置中的第e个位置至第n-1个位置的情况下，m个第三位置集合中的第0个第三位置集合至第m-2个第三位置集合不包括速率匹配比特位置。

43、基于该可能的实现，m-1个第三位置集合可以均不包括速率匹配比特位置，由于第m个第三位置集合包括第m个第一位置集合，可以使得m个第一位置集合尽可能接近于母码，简化信息比特位置的确定；同时可以使信息比特承载于可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

44、结合第一方面或第二方面，一种可能的实现，n个位置对应x个第五位置集合，x个第五位置集合中的第x个第五位置集合包括n个位置中序号连续的多个位置，x＝0,1,…,x-1，x为大于或等于m的整数；第x个第五位置集合所包括的位置的数量为2的正整数次幂，x个第五位置集合所包括的位置的数量之和为n；第m个第三位置集合为x个第五位置集合中的第(q+m)个第五位置集合。

45、其中，q为(x-m-1)，x个第五位置集合中第0个第五位置集合至第(q-1)个第五位置集合所包括的位置的数量之和大于(n-e)，以及x个第五位置集合中第0个第五位置集合至第q个第五位置集合所包括的位置的数量之和小于(n-e)；或者，x个第五位置集合中第0个第五位置集合至第(q-1)个第五位置集合所包括的位置的数量之和等于(n-e)；e为速率匹配后的长度。

46、基于该可能的实现，可以将x个第五位置集合中的前q(即x-m-1)个第五位置集合所包括的位置确定为速率匹配比特位置，进而可以将x个第五位置集合中的后(x-q-1)(即m)个第五位置集合确定为m个第三位置集合，可以使得所确定的m个第三位置集合包括的速率匹配比特位置的数量较少，由于第m个第三位置集合包括第m个第一位置集合，可以使得m个第一位置集合尽可能接近于母码，简化信息比特位置的确定；同时可以使信息比特承载于可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

47、结合第一方面或第二方面，一种可能的实现，n个位置对应x个第五位置集合，x个第五位置集合中的第x个第五位置集合包括n个位置中序号连续的多个位置，x＝0,1,…,x-1，x为大于或等于m的整数；第x个第五位置集合所包括的位置的数量为2的正整数次幂，x个第五位置集合所包括的位置的数量之和为n；第m个第三位置集合为x个第五位置集合中的第m个第五位置集合。

48、其中，x个第五位置集合中第(m-1)个第五位置集合至第(x-1)个第五位置集合所包括的位置的数量之和大于(n-e)，以及x个第五位置集合中第m个第五位置集合至第(x-1)个第五位置集合所包括的位置的数量之和小于(n-e)；或者，x个第五位置集合中第m个第五位置集合至第(x-1)个第五位置集合所包括的位置的数量之和等于(n-e)；e为速率匹配后的长度

49、基于该可能的实现，可以将x个第五位置集合中的后(x-m-1)个第五位置集合所包括的位置确定为速率匹配比特位置，进而可以将x个第五位置集合中的前m个第五位置集合确定为m个第三位置集合，可以使得所确定的m个第三位置集合包括的速率匹配比特位置的数量较少，由于第m个第三位置集合包括第m个第一位置集合，可以使得m个第一位置集合尽可能接近于母码，简化信息比特位置的确定；同时可以使信息比特承载于可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

50、结合第一方面或第二方面，一种可能的实现，km与z个可靠度序列关联。

51、基于该可能的实现，可以确定第m个第一位置集合对应的信息比特的数量km，可以尽可能使得信息比特序列位于n个位置中可靠度较高的位置，可以提升纠错性能，从而可以提升编码性能和译码性能。

52、第三方面，本技术实施例提供一种通信装置，通信装置可以应用于上述第一方面的发送端装置，以实现上述发送端装置所执行的功能，该通信装置可以是发送端装置，也可以是发送端的芯片或者芯片系统或者片上系统等，通信装置可以通过硬件执行上述发送端装置所执行的功能，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。如，收发模块和处理模块，收发模块可以独立完成下述收发操作，也可以与处理模块相互配合，以完成下述收发操作；相应的，处理模块也可以独立完成下述处理操作，也可以与收发模块相互配合以完成下述处理操作，不予限制。

53、示例性的，处理模块，用于根据长度为k的信息比特序列和m个第一位置集合，确定长度为n的待编码比特序列；处理模块，还用于对待编码比特序列进行极化编码，得到长度为n的编码比特序列；收发模块，用于输出编码比特序列。

54、其中，k为正整数，n为2的正整数次幂；m个第一位置集合中的第m个第一位置集合中的位置承载信息比特序列中的km个信息比特；m＝0,1,…,m-1，m为大于1的整数，第m个第一位置集合包括n个位置中除第二位置集合以外的位置中的一个或多个位置；m个第一位置集合与z个可靠度序列关联，z为大于1且小于或等于m的整数；可靠度序列中的比特索引是按照可靠度排序的；z个可靠度序列中存在至少两个可靠度序列的长度相同但排序不同；第二位置集合包括速率匹配比特位置。

55、可选的，第三方面中的通信装置的收发模块和处理模块还可以执行上述第一方面或第一方面的任一可能的设计中的相应功能，具体参见方法示例中的详细描述，所能达到的有益效果也可以参见前述相关内容。

56、第四方面，本技术实施例提供一种通信装置，通信装置可以应用于上述第二方面的接收端装置，以实现上述接收端装置所执行的功能，该通信装置可以是接收端装置，也可以是接收端装置中的芯片或者芯片系统或者片上系统等，通信装置可以通过硬件执行上述接收端装置所执行的功能，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。如，收发模块和处理模块，收发模块可以独立完成下述收发操作，也可以与处理模块相互配合，以完成下述收发操作；相应的，处理模块也可以独立完成下述处理操作，也可以与收发模块相互配合以完成下述处理操作，不予限制。

57、示例性的，收发模块，用于接收待译码信息；待译码信息对应的编码比特序列的长度为n，n为2的正整数次幂；处理模块，用于根据m个第一位置集合，对待译码信息进行极化译码，得到译码结果。

58、其中，m个第一位置集合中的第m个第一位置集合中的位置承载长度为k的信息比特序列中的km个信息比特；m＝0,1,…,m-1，m为大于1的整数，k为正整数；第m个第一位置集合包括n个位置中除第二位置集合以外的位置中的一个或多个位置；m个第一位置集合与z个可靠度序列关联，z为大于1且小于或等于m的整数；可靠度序列中的比特索引是按照可靠度排序的；z个可靠度序列中存在至少两个可靠度序列的长度相同但排序不同；第二位置集合包括速率匹配比特位置。

59、可选的，第四方面中的通信装置的收发模块和处理模块还可以执行上述第二方面或第二方面的任一可能的设计中的相应功能，具体参见方法示例中的详细描述，所能达到的有益效果也可以参见前述相关内容。

60、第五方面，本技术提供一种通信装置，所述通信装置具备实现上述第一方面的功能，比如，所述通信装置包括执行上述第一方面涉及操作所对应的模块或单元或手段(means)，所述模块或单元或手段具体可以通过软件实现，或者通过硬件实现，也可以通过软件结合硬件的方式实现。或者，所述通信装置具备实现上述第二方面的功能，比如，所述通信装置包括执行上述第二方面涉及操作所对应的模块或单元或手段，所述模块或单元或手段具体可以通过软件实现，或者通过硬件实现，也可以通过软件结合硬件的方式实现。

61、第六方面，本技术实施例提供一种通信装置，该通信装置包括一个或多个处理器；一个或多个处理器，用于运行计算机程序或指令，当一个或多个处理器执行计算机指令或指令时，使得如第一方面所述的编码方法被执行，或者使得如第二方面所述的译码方法被执行。

62、一种可能的设计中，该通信装置还包括一个或多个存储器，一个或多个存储器与一个或多个处理器耦合，一个或多个存储器用于存储上述计算机程序或指令。在一种可能的实现方式中，存储器位于所述通信装置之外。在另一种可能的实现方式中，存储器位于所述通信装置之内。本技术实施例中，处理器和存储器还可能集成于一个器件中，即处理器和存储器还可以被集成在一起。在一种可能的实现方式中，所述通信装置还包括收发器，所述收发器，用于接收信息和/或发送信息。

63、一种可能的设计中，该通信装置还包括一个或多个通信接口，一个或多个通信接口和一个或多个处理器耦合，一个或多个通信接口用于与通信装置之外的其它模块进行通信。

64、第七方面，本技术实施例提供了一种通信装置，该通信装置包括接口电路和逻辑电路；接口电路，用于输入和/或输出信息；逻辑电路用于执行如第一方面所述的编码方法，根据信息进行处理和/或生成信息；或者于执行如第二方面所述的译码方法，根据信息进行处理和/或生成信息。

65、第八方面，本技术实施例提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机指令或程序，当计算机指令或程序在计算机上运行时，使得如第一方面所述的编码方法被执行，或者使得如第二方面所述的译码方法被执行。

66、第九方面，本技术实施例提供了一种包含计算机指令的计算机程序产品，当其在计算机上运行时，使得如第一方面所述的编码方法被执行，或者使得如第二方面所述的译码方法被执行。

67、第十方面，本技术实施例提供一种计算机程序，当其在计算机上运行时，使得如第一方面所述的编码方法被执行，或者使得如第二方面所述的译码方法被执行。

68、第十一方面，本技术实施例提供一种芯片，包括：处理器，处理器与存储器耦合，存储器用于存储程序或指令，当程序或指令被处理器执行时，使得如第一方面所述的编码方法被执行，或者使得如第二方面所述的译码方法被执行。

69、其中，第三方面至第十一方面中任一种设计方式所带来的技术效果可参见上述第一方面和第二方面中任一方面所带来的技术效果，不予赘述。

70、第十二方面，本技术实施例提供一种通信系统，该通信系统可以包括用于执行如第一方面或第一方面的任一可能的设计所述的通信装置、以及用于执行如第二方面或第二方面的任一可能的设计所述的通信装置。