信息传输方法及装置与流程

本技术涉及通信，尤其涉及一种信息传输方法及装置。

背景技术：

1、在通信系统中，通常采用信道编码提高数据传输的可靠性，以保证通信的质量。极化码(polarcode)是一种线性块码，目前polar码是可以取得香农极限的且具有低编译码复杂度的编码方式。

2、在polar码的编码过程中，可以采用传统的增量冗余(incrementalredundancy，ir)的混合自动重传请求(hybridautomatic repeater quest，harq)技术编码。具体的，初传可以采用新空口(newradio，nr)的速率匹配，例如初传母码(编码长度)为nrv0，发送长度为erv0，如果nrv0＞erv0则需要做速率匹配。例如根据码率对最前面的nrv0-erv0长度做打孔，将对应的未交织位置预冻结，或者对最后面的nrv0-erv0长度做缩短处理，或者在nrv0

3、因此，如何降低信息重传的复杂度是亟待解决的技术问题。

技术实现思路

1、本技术实施例提供了一种信息传输方法及装置，可以降低信息重传的复杂度。

2、第一方面，本技术实施例提供一种信息传输方法，该方法可以应用于发送端，发送端可以应用于终端设备侧，如终端设备或终端设备中的编码模组，或终端设备中负责编码功能的电路或芯片(如编码译码芯片，又称基带(baseband)芯片，或包含编码译码核的片上系统(system on chip，soc)芯片或系统级封装(systemin package，sip)芯片等)；或者，该发送端可以应用于网络设备侧，如网络设备或网络设备中的编码模组，或网络设备中负责编码功能的电路或芯片(如编码译码芯片，又称基带(baseband)芯片，或包含编码译码核的soc芯片或sip芯片等)。该方法可以包括：对待编码的比特序列进行信道编码得到编码比特序列；对编码比特序列进行子块交织获得第一比特序列；根据第一比特序列的长度n和速率匹配方式确定循环缓存，循环缓存的长度为m，所述n和所述m均为大于或等于1的整数，其中，m小于或等于n；根据循环缓存、第二比特序列的输出长度(或者称为发送长度)e和传输参考点输出第二比特序列，所述e为大于或等于1的整数，其中，传输参考点与冗余版本相关。

3、在本技术实施例中，可以对编码比特序列进行子块交织，增加编码增益，而且可以根据循环缓存、第二比特序列的输出长度和传输参考点输出(或称为发送)第二比特序列，不同于重传时候有不同分支的速率匹配，本技术实施例提供的信息传输的方案描述简单、初传重传采用同一套速率匹配描述方法，且输出第二比特序列时根据冗余版本确定第二比特序列的传输参考点，性能稳定且可以降低重传的复杂度。而且例如对polar码来说，这样的实现方式可以对polar码的信息传输比较友好，能保证每次传输都可以自译码，即每次传输可以不需要依赖前一次传输的内容，仅根据本次传输的内容进行译码，本方案中根据冗余版本确定第二比特序列的传输参考点，可以更灵活的配置冗余版本，进一步使得输出第二比特序列的方式更灵活。

4、第二方面，本技术实施例提供一种信息传输方法，该方法可以应用于接收端，接收端可以应用于终端设备侧，如终端设备或终端设备中的译码模组，或终端设备中负责译码功能的电路或芯片(如编码译码芯片，又称基带(baseband)芯片，或包含编码译码核的soc芯片或sip芯片等)；或者，该接收端可以应用于网络设备侧，如网络设备或网络设备中的译码模组，或网络设备中负责译码功能的电路或芯片(如编码译码芯片，又称基带(baseband)芯片，或包含编码译码核的soc芯片或sip芯片等)。该方法可以包括：接收信号，信号对应输出的第二比特序列，第二比特序列对应的编码长度为n，所述n为大于或等于1的整数；根据n和速率匹配方式确定循环缓存，循环缓存的长度为m，所述m为大于或等于1的整数，m小于或等于n；根据循环缓存、第二比特序列的输出长度e和传输参考点对信号进行解速率匹配得到第一序列，所述e为大于或等于1的整数，其中，传输参考点与冗余版本相关，对第一序列解子块交织得到第二序列，对第二序列进行译码得到译码比特序列。

5、在本技术实施例中，可以通过第一比特序列的长度以及速率匹配方式确定循环缓存，根据冗余版本确定第二比特序列输出的传输参考点，再根据循环缓存、第二比特序列的输出长度和传输参考点对信号进行解速率匹配，并对解速率匹配后到的序列(如第一序列)进行解子块交织，对解子块交织后的序列(如第二序列)译码。通过对序列进行解子块交织，可以增加译码增益。并且根据循环缓存、第二比特序列的输出长度和传输参考点对信号进行解速率匹配，不同于重传时候有不同分支的速率匹配，本技术实施例提供的信息传输的重传方案描述简单、不需要在重传时再次编码、根据冗余版本确定第二比特序列的传输参考点，性能稳定且可以降低译码的复杂度。而且例如对polar码来说，这样的实现方式可以对polar码的信息传输比较友好，能保证每次传输都可以自译码，即每次传输可以不需要依赖前一次传输的内容，仅根据本次传输的内容进行译码，本方案中根据冗余版本确定第二比特序列的传输参考点，可以更灵活的配置冗余版本，进一步使得输出第二比特序列的方式更灵活。

6、结合第一方面或第二方面，本技术的信息传输方法还包括如下可能的实现方式：

7、在一种可能的实现方式中，第二比特序列的传输参考点包括第二比特序列的传输起始点，或第二比特序列的传输结束点。

8、在一种可能的实现方式中，速率匹配方式为打孔，该方法还可以包括：根据第二比特序列的传输结束点确定第二比特序列的传输起始点。其中，该可能的实现方式所对应的速率匹配方式可以为打孔。这是由于如果n大于m，可以通过打孔技术，将某些比特删除(例如，删除前面的n-m个比特)，使得第一比特序列的长度与m相协调，因此可以通过确定第二比特序列的传输结束点进一步确定得到第二比特序列的传输起始点。

9、在一种可能的实现方式中，第二比特序列的传输起始点满足如下关系：k0＝mod(g0-e+1,n)，其中，k0表示第二比特序列的传输起始点，g0表示第二比特序列的传输结束点。示例性的，在nr中，对于速率匹配为缩短或重复，发送端确定第二比特序列的传输参考点是第二比特序列的传输起始点，对于速率匹配为打孔，发送端确定第二比特序列的传输参考点是第二比特序列的传输结束点。通过本实施方式中，对于速率匹配为打孔的情况，发送端确定第二比特序列的传输结束点，还可以根据第二比特序列的传输结束点确定第二比特序列的传输起始点，使得发送端确定第二比特序列的传输参考点与速率匹配为缩短或重复的方式相同，也就是说，可以不区分速率匹配方式，确定第二比特序列的传输参考点都是确定第二比特序列的传输起始点，从而可以统一描述，使得描述更为简单。

10、在一种可能的实现方式中，第二比特序列的传输结束点根据冗余版本的个数和n确定。

11、在一种可能的实现方式中，第二比特序列的传输结束点满足如下关系：其中，g0表示第二比特序列的传输结束点，id表示冗余版本的版本号，冗余版本的个数为x个，x大于或等于2，x为整数，i为正整数。通过本实施方式，第二比特序列的传输结束点可以分布于之间，各结束点都是等间距的，对于重传而言每次传输都比较均匀。且根据上述第二比特序列的传输起始点和第二比特序列的传输结束点满足的关系看出，传输起始点不会落入以上的位置。对于速率匹配方式为打孔的情况，本实施例确定的传输起始点，可以只发生在的位置上。

12、在一种可能的实现方式中，i＝2。通过本实施方式，第二比特序列的传输结束点可以分布于之间，各结束点都是等间距的，对于重传而言每次传输都比较均匀。且根据上述第二比特序列的传输起始点和第二比特序列的传输结束点满足的关系看出，传输起始点不会落入以上的位置。对于速率匹配方式为打孔的情况，本实施例确定的传输起始点，可以只发生在0～n/2的位置上。

13、在一种可能的实现方式中，第二比特序列的传输结束点满足如下关系：其中，g0表示第二比特序列的传输结束点，id表示冗余版本的版本号，冗余版本的个数为x个，x大于或等于2，x为整数。通过本实施方式，以n切分等间距的传输结束点。且根据上述第二比特序列的传输起始点和第二比特序列的传输结束点满足的关系看出，传输结束点均匀分布，则传输起始点均匀分布，从而使得多次传输的harq性能更均匀。

14、在一种可能的实现方式中，根据n和速率匹配方式确定循环缓存包括：速率匹配方式为打孔或重复，m＝n，或者速率匹配方式为缩短，m＝e0，e0为第三比特序列的长度，第三比特序列为初传的比特序列，所述e0为大于或等于1的整数。其中，速率匹配方式为缩短，循环缓存的长度可以为初传的比特序列的长度，即从编码后的比特序列中去掉一些比特不进行发送。

15、在一种可能的实现方式中，第三比特序列在循环缓存的传输起始点为多个冗余版本中的一个冗余版本对应的传输起始点。通过本实施方式，对于初传，不同于第三比特序列在循环缓存的传输起始点为rv0对应的起始点，本技术实施例中的第三比特序列在所述循环缓存的传输起始点可以为多个冗余版本中的一个冗余版本对应的起始点，也可以理解为，第三比特序列在所述循环缓存的传输起始点为所有冗余版本中的任意一个冗余版本对应的起始点。即对于第三比特序列而言，其在循环缓存的起始点可以不是固定为rv0对应的起始点，而是任意一个冗余版本对应的起始点，从而可以增加信息传输的灵活性。

16、在一种可能的实现方式中，速率匹配方式根据e0和第一比特序列对应的信息比特数量k确定，包括：e0大于或等于n，所述速率匹配方式为重复；或者，k/e0小于等于(或者小于)阈值且e0小于n，速率匹配方式为打孔；或者，k/e0大于(或者大于等于)阈值且e0小于n，速率匹配方式为缩短。

17、在一种可能的实现方式中，所述阈值等于7/16或者其他标准协议约定的取值。

18、在一种可能的实现方式中，第二比特序列的传输起始点根据冗余版本的个数确定。

19、在一种可能的实现方式中，第二比特序列的传输起始点还根据n确定。

20、在一种可能的实现方式中，第二比特序列的传输起始点满足如下关系：其中，k0表示第二比特序列的传输起始点，id表示冗余版本的版本号，冗余版本的个数为x个，x大于或等于2，x为整数。通过本实施方式，第二比特序列的传输起始点可以分布于0～n/2之间，各起始点都是等间距的，对于重传而言每次输出都比较均匀，且不会落入n/2以上的位置，即不会落入被缩短(shorten)的位置。考虑到速率匹配方式为缩短的时候，其在第二比特序列的输出长度e～n-1的位置上是缩短比特，本身不能作为编码比特输出，而e～n-1的长度最大可以到n/2-1，本实施例确定的传输起始点，可以只发生在0-～n/2的位置上，且所有起始点均不会传输起始点落入缩短比特位置。

21、在一种可能的实现方式中，第二比特序列的传输起始点满足如下关系：其中，k0表示第二比特序列的传输起始点，id表示冗余版本的版本号，冗余版本的个数为x+1个，x大于或等于2，x为整数。通过本实施方式，相较于上述可能的实现，rv0～rvx-1的传输起始点与上述可能的实现相同，区别在于增加了rvx的传输起始点，该起始点可以选择在m和n/2的中点处，使得传输起始点不会落入缩短比特位置，重传性能更好且可以降低错包率，因此可以提升多次重传后的性能。

22、在一种可能的实现方式中，第二比特序列的传输起始点满足如下关系：其中，k0表示第二比特序列的传输起始点，id表示冗余版本的版本号，冗余版本的个数为x个，x大于或等于2，x为整数。通过本实施方式，可以以n切分等间距的传输起始点，即传输起始点不会落入缩短比特位置，重传性能更好且可以降低错包率。

23、在一种可能的实现方式中，速率匹配方式为打孔，k0大于或等于m，冗余版本的版本号为0。通过本实施方式，对于速率匹配方式为打孔，k0大于或等于m的情况，将冗余版本的版本号调度为0，使得传输起始点不会落入缩短比特位置的可能，避免比特序列的误解，因此可以降低标准中的描述复杂度以及速率匹配的复杂度。

24、在一种可能的实现方式中，第二比特序列的传输起始点还根据m确定。

25、在一种可能的实现方式中，第二比特序列的传输起始点满足如下关系：其中，k0表示第二比特序列的传输起始点，id表示冗余版本的版本号，冗余版本的个数为x个，x大于或等于2，x为整数。通过本实施方式，在不同的m长度下，x次输出叠加后的比特序列可以均匀覆盖整个码字，传输起始点不会落入缩短比特位置的可能，避免比特序列的误解，可以降低信息重传的复杂度，更进一步提升多次重传的性能。

26、在一种可能的实现方式中，根据循环缓存、第二比特序列的输出长度e和传输参考点输出第二比特序列包括：将第二比特序列的传输起始点对齐到循环缓存中索引为2^a的整数倍对应的位置，a为正整数；根据循环缓存、第二比特序列的输出长度e和位置输出第二比特序列。通过本实施方式，将第二比特序列的输出位置对齐，可以方便并行化操作。例如在发送端对编码比特序列进行速率匹配或者接收端对信号进行解速率匹配时，对第二比特序列的输出起始位置对齐，可以保证并行度。

27、在一种可能的实现方式中，m小于n，该方法还可以包括：将n长的第一比特序列中的前m个比特序列映射到m长的循环缓存中。

28、在一种可能的实现方式中，该方法还可以包括：确定e和冗余版本。

29、第三方面，本技术实施例提供一种通信装置，用于执行第一方面及其可能的实现方式中的方法。该通信装置包括具有执行第一方面及其可能的实现方式中的方法的模块。

30、第四方面，本技术提供一种通信装置，用于执行第二方面及其可能的实现方式中的方法。该通信装置包括具有执行第二方面及其可能的实现方式中的方法的模块。

31、第三方面或第四方面中的模块也可以替换为单元或手段(means)等。前述模块具体可以通过软件实现，或者通过硬件实现，也可以通过软件结合硬件的方式实现。

32、第五方面，本技术提供一种通信装置，该通信装置包括处理电路，用于执行第一方面或第一方面的任意可能的实现方式中的方法。该处理电路用于执行存储器中存储的程序，当该程序被执行时，上述第一方面或任意可能的实现方式所示的方法被执行。

33、在一种可能的实现方式中，存储器位于上述通信装置之外。

34、在一种可能的实现方式中，存储器位于上述通信装置之内。

35、本技术实施例中，处理电路和存储器还可以集成于一个器件中，即处理电路和存储器还可以被集成在一起。示例性的，通信装置可以是负责上述发送端功能的芯片如基带芯片或包含实现上述发送端功能模块的soc芯片或sip芯片等。

36、在一种可能的实现方式中，上述通信装置还包括收发电路，该收发电路，用于接收信息(或输入信息)或发送信息(或输出信息)。示例性的，通信装置可以是终端设备或网络设备等。

37、第六方面，本技术提供一种通信装置，该通信装置包括处理电路，用于执行第二方面或第二方面的任意可能的实现方式中的方法。该处理电路用于执行存储器中存储的程序，当该程序被执行时，上述第二方面或任意可能的实现方式所示的方法被执行。

38、在一种可能的实现方式中，存储器位于上述通信装置之外。

39、在一种可能的实现方式中，存储器位于上述通信装置之内。

40、本技术实施例中，处理电路和存储器还可以集成于一个器件中，即处理电路和存储器还可以被集成在一起。示例性的，通信装置可以是负责上述接收端功能的芯片如基带芯片或包含实现上述接收端功能模块的soc芯片或sip芯片等。

41、在一种可能的实现方式中，上述通信装置还包括收发电路，该收发电路，用于接收信息(或输入信息)或发送信息(或输出信息)。示例性的，通信装置可以是终端设备或网络设备等。

42、第七方面，本技术实施例提供一种通信装置，该通信装置包括处理电路和收发电路，该处理电路可以为逻辑电路，该收发电路可以为接口电路，所述逻辑电路和所述接口耦合；所述接口电路用于输入和/或输出信息，所述逻辑电路用于执行第一方面或第一方面中的任意可能的实现方式中的方法。

43、第八方面，本技术实施例提供一种通信装置，该通信装置包括处理电路和收发电路，该处理电路可以为逻辑电路，该收发电路可以为接口电路，所述逻辑电路和所述接口耦合；所述接口电路用于输入和/或输出信息，所述逻辑电路用于执行第二方面或第二方面中的任意可能的实现方式中的方法。

44、第九方面，本技术实施例提供一种计算机可读存储介质，该计算机可读存储介质用于存储计算机程序，当其在计算机上运行时，使得上述第一方面～第二方面中的任一方面或任意可能的实现方式所示的方法被执行。

45、第十方面，本技术实施例提供一种计算机程序产品，当其在计算机上运行时，使得上述第一方面～第二方面中的任一方面或任意可能的实现方式所示的方法被执行。

46、第九方面或第十方面所示的计算机可以包括但不限于终端设备或网络设备等。

47、第十一方面，本技术实施例提供一种通信系统，该通信系统包括发送端和接收端，所述发送端可以如第三方面、第五方面、第七方面提供的通信装置，所述接收端可以如第四方面、第六方面、第八方面提供的通信装置。所述发送端可以用于执行上述第一方面或第一方面的任意可能的实现方式所示的方法，所述接收端用于执行上述第二方面或第二方面的任意可能的实现方式所示的方法。